{"id":6228,"date":"2026-09-06T08:00:00","date_gmt":"2026-09-06T00:00:00","guid":{"rendered":"https:\/\/www.topfastpcb.com\/?p=6228"},"modified":"2026-08-05T16:38:57","modified_gmt":"2026-08-05T08:38:57","slug":"stacked-vs-staggered-microvias-hdi","status":"publish","type":"post","link":"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/","title":{"rendered":"Microvias empil\u00e9s ou d\u00e9cal\u00e9s : r\u00e8gles de conception et fiabilit\u00e9 des circuits imprim\u00e9s \u00e0 interconnexions haute densit\u00e9 (HDI)"},"content":{"rendered":"<p>Alors que les appareils \u00e9lectroniques poursuivent leur marche inexorable vers la miniaturisation et des performances toujours plus \u00e9lev\u00e9es, la conception des circuits imprim\u00e9s (PCB) est devenue de plus en plus complexe. La technologie d\u2019interconnexion haute densit\u00e9 (HDI) est le pilier de l\u2019\u00e9lectronique moderne ; elle permet le routage de composants \u00e0 pas fin, tels que les puces BGA (Ball Grid Array) et les syst\u00e8mes sur puce (SoC) hautement int\u00e9gr\u00e9s. Au c\u0153ur de la fabrication des circuits imprim\u00e9s HDI se trouvent les microvias : des trous perc\u00e9s au laser, d'un diam\u00e8tre g\u00e9n\u00e9ralement inf\u00e9rieur ou \u00e9gal \u00e0 6 mils (150 microm\u00e8tres), qui relient des couches adjacentes ou tr\u00e8s rapproch\u00e9es. <strong>En savoir plus sur <a href=\"\/fr\/blog\/m-sap-technology-pcb\/\">Technologie M-SAP : atteindre une largeur de ligne et un espacement inf\u00e9rieurs \u00e0 25 microns pour l'\u00e9lectronique de nouvelle g\u00e9n\u00e9ration<\/a>.<\/strong><\/p>\n<p>Lors du routage de structures HDI multicouches, les ing\u00e9nieurs doivent traverser plusieurs couches di\u00e9lectriques pour atteindre les canaux de routage internes. Cela n\u00e9cessite l'utilisation de plusieurs microvias successifs. La disposition structurelle de ces microvias successifs se divise en deux cat\u00e9gories principales : les microvias empil\u00e9s et les microvias d\u00e9cal\u00e9s. <strong>En savoir plus sur <a href=\"\/fr\/blog\/ceramic-pcb-alumina-vs-aln\/\">Circuits imprim\u00e9s en c\u00e9ramique : circuits imprim\u00e9s en c\u00e9ramique \u00e0 base d'alumine ou de nitrure d'aluminium (AlN) pour les temp\u00e9ratures extr\u00eames<\/a>.<\/strong><\/p>\n<p>Le choix entre une architecture de microvias empil\u00e9s et une architecture de microvias d\u00e9cal\u00e9s ne se r\u00e9sume pas \u00e0 une simple question de commodit\u00e9 de routage ; il s'agit d'une d\u00e9cision technique cruciale qui d\u00e9termine la fabricabilit\u00e9, l'int\u00e9grit\u00e9 du signal et la fiabilit\u00e9 thermom\u00e9canique \u00e0 long terme du produit final. Cet article explore les diff\u00e9rences techniques entre les microvias empil\u00e9s et d\u00e9cal\u00e9s, en pr\u00e9sentant les r\u00e8gles de conception, les enjeux de fiabilit\u00e9 et les consid\u00e9rations de fabrication essentielles pour les \u00e9quipes d'ing\u00e9nierie B2B d\u00e9veloppant du mat\u00e9riel critique. <strong>En savoir plus sur <a href=\"\/fr\/blog\/sequential-lamination-hdi\/\">Laminage s\u00e9quentiel : ma\u00eetriser le processus de fabrication des cartes HDI, quelle que soit le nombre de couches<\/a>.<\/strong><\/p>\n<div style=\"text-align: center;\"><img loading=\"lazy\" decoding=\"async\" src=\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-1.jpg\" alt=\"Microvias empil\u00e9s ou d\u00e9cal\u00e9s\" width=\"600\" height=\"400\" class=\"aligncenter size-full wp-image-6396\" srcset=\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-1.jpg 600w, https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-1-300x200.jpg 300w, https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-1-18x12.jpg 18w\" sizes=\"auto, (max-width: 600px) 100vw, 600px\" \/><\/div>\n<div id=\"ez-toc-container\" class=\"ez-toc-v2_0_74 counter-hierarchy ez-toc-counter ez-toc-custom ez-toc-container-direction\">\n<div class=\"ez-toc-title-container\">\n<p class=\"ez-toc-title\" style=\"cursor:inherit\">Table des mati\u00e8res<\/p>\n<span class=\"ez-toc-title-toggle\"><\/span><\/div>\n<nav><ul class='ez-toc-list ez-toc-list-level-1' ><li class='ez-toc-page-1 ez-toc-heading-level-2'><a class=\"ez-toc-link ez-toc-heading-1\" href=\"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/#Understanding_Microvia_Architectures_in_HDI\" >Comprendre les architectures de microvias dans les circuits imprim\u00e9s HDI<\/a><ul class='ez-toc-list-level-3' ><li class='ez-toc-heading-level-3'><a class=\"ez-toc-link ez-toc-heading-2\" href=\"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/#Stacked_Microvias\" >Microvias empil\u00e9s<\/a><\/li><li class='ez-toc-page-1 ez-toc-heading-level-3'><a class=\"ez-toc-link ez-toc-heading-3\" href=\"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/#Staggered_Microvias\" >Microvias d\u00e9cal\u00e9s<\/a><\/li><\/ul><\/li><li class='ez-toc-page-1 ez-toc-heading-level-2'><a class=\"ez-toc-link ez-toc-heading-4\" href=\"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/#Thermomechanical_Reliability_The_Core_Differentiator\" >Fiabilit\u00e9 thermom\u00e9canique : un facteur cl\u00e9 de diff\u00e9renciation<\/a><\/li><li class='ez-toc-page-1 ez-toc-heading-level-2'><a class=\"ez-toc-link ez-toc-heading-5\" href=\"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/#Design_Rules_for_Stacked_Microvias\" >R\u00e8gles de conception pour les microvias empil\u00e9s<\/a><\/li><li class='ez-toc-page-1 ez-toc-heading-level-2'><a class=\"ez-toc-link ez-toc-heading-6\" href=\"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/#Design_Rules_for_Staggered_Microvias\" >R\u00e8gles de conception pour les microvias d\u00e9cal\u00e9s<\/a><\/li><li class='ez-toc-page-1 ez-toc-heading-level-2'><a class=\"ez-toc-link ez-toc-heading-7\" href=\"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/#How_to_Choose_the_Right_Microvia_Structure_Step-by-Step_Guide\" >Comment choisir la bonne structure de microvias (guide \u00e9tape par \u00e9tape)<\/a><\/li><li class='ez-toc-page-1 ez-toc-heading-level-2'><a class=\"ez-toc-link ez-toc-heading-8\" href=\"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/#Manufacturing_Challenges_and_Cost_Implications\" >D\u00e9fis li\u00e9s \u00e0 la fabrication et implications en termes de co\u00fbts<\/a><\/li><li class='ez-toc-page-1 ez-toc-heading-level-2'><a class=\"ez-toc-link ez-toc-heading-9\" href=\"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/#Frequently_Asked_Questions_FAQ\" >Foire aux questions (FAQ)<\/a><\/li><\/ul><\/nav><\/div>\n<h2><span class=\"ez-toc-section\" id=\"Understanding_Microvia_Architectures_in_HDI\"><\/span>Comprendre les architectures de microvias dans les circuits imprim\u00e9s HDI<span class=\"ez-toc-section-end\"><\/span><\/h2>\n<p>Pour bien comprendre les compromis de conception, il est n\u00e9cessaire de d\u00e9finir au pr\u00e9alable les configurations physiques de ces deux types de vias dans le cadre de la stratification s\u00e9quentielle, processus par lequel les circuits imprim\u00e9s HDI sont fabriqu\u00e9s couche par couche. <strong>En savoir plus sur <a href=\"\/fr\/blog\/embedded-pcb-components-iot\/\">Composants embarqu\u00e9s : miniaturisation des appareils IoT gr\u00e2ce aux composants embarqu\u00e9s sur circuits imprim\u00e9s<\/a>.<\/strong><\/p>\n<h3><span class=\"ez-toc-section\" id=\"Stacked_Microvias\"><\/span>Microvias empil\u00e9s<span class=\"ez-toc-section-end\"><\/span><\/h3>\n<p>On parle de structure de microvias empil\u00e9s lorsque plusieurs microvias perc\u00e9s au laser sont align\u00e9s exactement les uns au-dessus des autres le long de l'axe Z, reliant ainsi trois couches ou plus selon un trac\u00e9 vertical droit. Par exemple, un microvia reliant la couche 1 \u00e0 la couche 2 est plac\u00e9 directement au-dessus d'un microvia reliant la couche 2 \u00e0 la couche 3.<\/p>\n<p>Le principal avantage des microvias empil\u00e9s r\u00e9side dans leur gain de place. Comme ils occupent exactement les m\u00eames coordonn\u00e9es X-Y sur plusieurs couches, ils n\u2019occupent qu\u2019un minimum d\u2019espace sur le circuit imprim\u00e9. Cela les rend particuli\u00e8rement int\u00e9ressants pour le routage \u00e0 partir de composants extr\u00eamement denses, tels que les BGA \u00e0 pas de 0,4 mm, o\u00f9 les voies de contournement sont tr\u00e8s limit\u00e9es. De plus, du point de vue de l\u2019int\u00e9grit\u00e9 du signal, une structure empil\u00e9e parfaitement verticale minimise les branches capacitives et offre un chemin direct \u00e0 faible inductance pour les signaux \u00e0 haute vitesse.<\/p>\n<p>Cependant, pour cr\u00e9er une structure empil\u00e9e, la microvia sous-jacente doit \u00eatre enti\u00e8rement remplie de cuivre d\u00e9pos\u00e9 par galvanoplastie afin d\u2019offrir une surface plane, solide et r\u00e9guli\u00e8re sur laquelle la via suivante pourra \u00eatre perc\u00e9e et plaqu\u00e9e. C\u2019est pr\u00e9cis\u00e9ment cette conception \u00e0 pilier de cuivre massif qui est \u00e0 l\u2019origine des probl\u00e8mes de fiabilit\u00e9.<\/p>\n<div style=\"text-align: center;\"><img loading=\"lazy\" decoding=\"async\" src=\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-1.jpg\" alt=\"Microvias empil\u00e9s ou d\u00e9cal\u00e9s\" width=\"600\" height=\"400\" class=\"aligncenter size-full wp-image-6396\" srcset=\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-1.jpg 600w, https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-1-300x200.jpg 300w, https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-1-18x12.jpg 18w\" sizes=\"auto, (max-width: 600px) 100vw, 600px\" \/><\/div>\n<h3><span class=\"ez-toc-section\" id=\"Staggered_Microvias\"><\/span>Microvias d\u00e9cal\u00e9s<span class=\"ez-toc-section-end\"><\/span><\/h3>\n<p>Dans une architecture \u00e0 microvias d\u00e9cal\u00e9s, les microvias reliant des couches successives sont physiquement d\u00e9cal\u00e9s les uns par rapport aux autres dans le plan X-Y. Par exemple, la microvia reliant la couche 1 \u00e0 la couche 2 aboutira sur un plot de capture, tandis que la microvia reliant la couche 2 \u00e0 la couche 3 partira d\u2019un emplacement diff\u00e9rent sur ce m\u00eame plot de la couche 2 (ou d\u2019une piste connect\u00e9e), pour descendre vers la couche suivante.<\/p>\n<p>Cette configuration n\u00e9cessite un peu plus d'espace sur le circuit imprim\u00e9, car les pastilles de capture des vias s\u00e9quentiels ne se superposent pas parfaitement. Cependant, ce d\u00e9calage g\u00e9om\u00e9trique modifie intrins\u00e8quement la r\u00e9partition des contraintes au sein du circuit imprim\u00e9 lors des cycles thermiques. Comme les vias ne sont pas align\u00e9s en une seule colonne verticale, le via sous-jacent n\u2019a pas n\u00e9cessairement besoin d\u2019\u00eatre enti\u00e8rement rempli de cuivre massif (bien que ce soit souvent le cas pour d\u2019autres raisons li\u00e9es au processus), et les vecteurs de contrainte sont r\u00e9partis lat\u00e9ralement sur les interfaces entre le di\u00e9lectrique et le cuivre, plut\u00f4t que d\u2019\u00eatre concentr\u00e9s en un seul point de l\u2019axe Z sur plusieurs couches.<\/p>\n<h2><span class=\"ez-toc-section\" id=\"Thermomechanical_Reliability_The_Core_Differentiator\"><\/span>Fiabilit\u00e9 thermom\u00e9canique : un facteur cl\u00e9 de diff\u00e9renciation<span class=\"ez-toc-section-end\"><\/span><\/h2>\n<p>La diff\u00e9rence fondamentale entre les microvias empil\u00e9s et d\u00e9cal\u00e9s r\u00e9side dans leur fiabilit\u00e9 thermom\u00e9canique, notamment lors des profils de refusion de soudure sans plomb (qui peuvent d\u00e9passer 250 \u00b0C) et des cycles thermiques environnementaux \u00e0 long terme.<\/p>\n<p>Les circuits imprim\u00e9s sont des structures composites constitu\u00e9es de cuivre et de mat\u00e9riaux di\u00e9lectriques (tels que le FR4, le polyimide ou les stratifi\u00e9s avanc\u00e9s \u00e0 haute vitesse). Ces mat\u00e9riaux pr\u00e9sentent des coefficients de dilatation thermique (CTE) tr\u00e8s diff\u00e9rents. Le cuivre se dilate d'environ 16 \u00e0 18 ppm\/\u00b0C, tandis que le di\u00e9lectrique FR4 standard se dilate de 50 \u00e0 70 ppm\/\u00b0C selon l'axe Z (au-del\u00e0 de la temp\u00e9rature de transition vitreuse, Tg, cette dilatation est encore plus importante).<\/p>\n<p>Lorsqu'un circuit imprim\u00e9 HDI subit une variation thermique, le mat\u00e9riau di\u00e9lectrique se dilate nettement plus selon l'axe Z que les vias en cuivre. Cela entra\u00eene une forte d\u00e9formation selon l'axe Z.<\/p>\n<p>Dans les microvias empil\u00e9s, cette contrainte se concentre enti\u00e8rement le long de l\u2019axe vertical unique du pilier en cuivre. Le maillon faible de cette structure est g\u00e9n\u00e9ralement l\u2019interface entre le plot cible et le fond du via plaqu\u00e9, souvent appel\u00e9e \u00ab interface de s\u00e9paration du plot cible \u00bb. Si la contrainte d\u00e9passe la r\u00e9sistance \u00e0 la traction de cette interface cuivre \u00e9lectroplaqu\u00e9\/cuivre chimique, une microfissure se forme, entra\u00eenant un circuit ouvert. L\u2019IPC (Association Connecting Electronics Industries) a publi\u00e9 de nombreux avertissements et addenda, notamment dans la norme IPC-6012E, soulignant les risques inh\u00e9rents aux microvias empil\u00e9s en mati\u00e8re de fiabilit\u00e9, en particulier lors de l\u2019empilement de trois couches ou plus (par exemple, les structures HDI 3-N-3).<\/p>\n<p>\u00c0 l\u2019inverse, les microvias d\u00e9cal\u00e9s permettent de d\u00e9coupler cette contrainte sur l\u2019axe Z. Les vias \u00e9tant d\u00e9cal\u00e9s, la dilatation du mat\u00e9riau di\u00e9lectrique selon l\u2019axe Z ne peut pas s\u2019exercer sur un seul pilier de cuivre continu. La contrainte est dissip\u00e9e par les pastilles de capture interm\u00e9diaires et le di\u00e9lectrique environnant. Les donn\u00e9es empiriques et les essais de choc thermique hautement acc\u00e9l\u00e9r\u00e9s (HATS) d\u00e9montrent syst\u00e9matiquement que les configurations de microvias d\u00e9cal\u00e9s r\u00e9sistent \u00e0 un nombre nettement plus \u00e9lev\u00e9 de cycles thermiques avant d\u00e9faillance que leurs homologues empil\u00e9s. Pour les applications \u00e0 haute fiabilit\u00e9 \u2014 telles que l\u2019a\u00e9rospatiale, les syst\u00e8mes ADAS (syst\u00e8mes avanc\u00e9s d\u2019aide \u00e0 la conduite) dans l\u2019automobile et les dispositifs m\u00e9dicaux \u2014, les microvias d\u00e9cal\u00e9s sont largement privil\u00e9gi\u00e9s.<\/p>\n<h2><span class=\"ez-toc-section\" id=\"Design_Rules_for_Stacked_Microvias\"><\/span>R\u00e8gles de conception pour les microvias empil\u00e9s<span class=\"ez-toc-section-end\"><\/span><\/h2>\n<p>Si la densit\u00e9 des pistes impose le recours \u00e0 des microvias empil\u00e9s, des r\u00e8gles de conception strictes doivent \u00eatre appliqu\u00e9es afin de limiter les risques li\u00e9s \u00e0 la fiabilit\u00e9.<\/p>\n<ul>\n<li><strong>Via Filling :<\/strong> Les vias empil\u00e9es doivent imp\u00e9rativement faire l'objet d'un placage de cuivre \u00ab de bas en haut \u00bb afin de garantir une structure en cuivre solide et exempte de vides. Tout vide ou creux dans la via sous-jacente entra\u00eenera des d\u00e9fauts de placage et des concentrations de contraintes dans la via empil\u00e9e suivante.<\/li>\n<li><strong>Format d'image :<\/strong> Le rapport de format (rapport entre l'\u00e9paisseur di\u00e9lectrique et le diam\u00e8tre du trou perc\u00e9) de chaque microvia devrait id\u00e9alement \u00eatre maintenu en dessous de 0,8:1, et de pr\u00e9f\u00e9rence plus proche de 0,5:1. Les vias moins profonds sont plus faciles \u00e0 plaquer de mani\u00e8re fiable et pr\u00e9sentent des concentrations de contraintes plus faibles.<\/li>\n<li><strong>Limiter la pile :<\/strong> \u00c9vitez d'empiler plus de deux microvias (par exemple, L1-L2, L2-L3). L'empilement de trois microvias ou plus augmente de mani\u00e8re exponentielle le risque de s\u00e9paration des pastilles cibles.<\/li>\n<li><strong>Dimensionnement des patins et des bagues annulaires :<\/strong> Veillez \u00e0 conserver des pastilles de capture et de cible robustes. Bien que la technologie HDI implique l'utilisation de pastilles de petite taille, une r\u00e9duction trop importante de la pastille cible diminue la surface disponible pour la liaison m\u00e9tallurgique, ce qui affaiblit la structure du via.<\/li>\n<li><strong>S\u00e9lection des mat\u00e9riaux :<\/strong> Utiliser des mat\u00e9riaux di\u00e9lectriques \u00e0 Tg \u00e9lev\u00e9e et \u00e0 faible CTE. La r\u00e9duction de la dilatation volum\u00e9trique du syst\u00e8me de r\u00e9sine environnant constitue le moyen le plus efficace de r\u00e9duire les contraintes exerc\u00e9es sur la structure des vias en cuivre.<\/li>\n<\/ul>\n<h2><span class=\"ez-toc-section\" id=\"Design_Rules_for_Staggered_Microvias\"><\/span>R\u00e8gles de conception pour les microvias d\u00e9cal\u00e9s<span class=\"ez-toc-section-end\"><\/span><\/h2>\n<p>La conception avec des microvias d\u00e9cal\u00e9s implique de g\u00e9rer la g\u00e9om\u00e9trie de d\u00e9calage afin de garantir la fabricabilit\u00e9 et les performances \u00e9lectriques.<\/p>\n<ul>\n<li><strong>D\u00e9calage minimal entre les rang\u00e9es :<\/strong> La dimension critique correspond \u00e0 la distance entre le centre du via sup\u00e9rieur et celui du via inf\u00e9rieur. Une r\u00e8gle standard du secteur stipule que ce d\u00e9calage doit \u00eatre au moins \u00e9gal au diam\u00e8tre du microvia, major\u00e9 d'une marge de s\u00e9curit\u00e9 afin d'\u00e9viter toute rupture.<\/li>\n<li><strong>D\u00e9calage tangentiel vs d\u00e9calage s\u00e9par\u00e9 :<\/strong> Les vias peuvent \u00eatre d\u00e9cal\u00e9es de mani\u00e8re \u00e0 ce que leurs trous perc\u00e9s soient tangents (se touchant au niveau du bord) ou totalement s\u00e9par\u00e9s. Les vias totalement s\u00e9par\u00e9es (dont les bords perc\u00e9s ne se chevauchent pas selon l'axe Z) sont g\u00e9n\u00e9ralement privil\u00e9gi\u00e9es pour des raisons de fiabilit\u00e9, car les vias tangentes peuvent tout de m\u00eame entra\u00eener des concentrations de contraintes localis\u00e9es.<\/li>\n<li><strong>Impact sur le canal de routage :<\/strong> Les concepteurs doivent tenir compte de l'empreinte composite plus importante d'une structure d\u00e9cal\u00e9e. Cela n\u00e9cessite une planification minutieuse du fan-out sous les BGA \u00e0 haute densit\u00e9 afin de s'assurer que les pastilles d\u00e9cal\u00e9es ne bloquent pas les canaux de routage adjacents sur les couches internes.<\/li>\n<li><strong>Appariement des paires de couches :<\/strong> Le laminage s\u00e9quentiel n\u00e9cessite que certaines paires de couches soient trait\u00e9es ensemble. Lors de la conception de vias d\u00e9cal\u00e9s, veillez \u00e0 ce que le sch\u00e9ma de d\u00e9calage corresponde aux cycles de laminage pr\u00e9vus par le fabricant.<\/li>\n<\/ul>\n<h2><img loading=\"lazy\" decoding=\"async\" src=\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-2.jpg\" alt=\"Microvias empil\u00e9s ou d\u00e9cal\u00e9s\" width=\"600\" height=\"400\" class=\"aligncenter size-full wp-image-6397\" srcset=\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-2.jpg 600w, https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-2-300x200.jpg 300w, https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-2-18x12.jpg 18w\" sizes=\"auto, (max-width: 600px) 100vw, 600px\" \/><\/h2>\n<h2><span class=\"ez-toc-section\" id=\"How_to_Choose_the_Right_Microvia_Structure_Step-by-Step_Guide\"><\/span>Comment choisir la bonne structure de microvias (guide \u00e9tape par \u00e9tape)<span class=\"ez-toc-section-end\"><\/span><\/h2><div class=\"schema-how-to wp-block-yoast-how-to-block\"><p class=\"schema-how-to-description\">Respectez ces r\u00e8gles techniques.<\/p> <ol class=\"schema-how-to-steps\"><li class=\"schema-how-to-step\" id=\"how-to-step-1\"><strong class=\"schema-how-to-step-name\">\u00c9valuer les exigences en mati\u00e8re de densit\u00e9 de routage<\/strong> <p class=\"schema-how-to-step-text\">Commencez par analyser le pas des broches et le nombre de broches d'entr\u00e9e\/sortie de vos composants les plus complexes. D\u00e9terminez si la tr\u00e8s haute densit\u00e9 de microvias empil\u00e9s est strictement n\u00e9cessaire pour respecter l'empreinte du composant. Si le routage peut \u00eatre r\u00e9alis\u00e9 \u00e0 l'aide de vias d\u00e9cal\u00e9s sans ajouter de couches de signal superflues, les vias d\u00e9cal\u00e9s doivent constituer le choix par d\u00e9faut.<\/p> <\/li><li class=\"schema-how-to-step\" id=\"how-to-step-2\"><strong class=\"schema-how-to-step-name\">Analyser l'environnement op\u00e9rationnel<\/strong> <p class=\"schema-how-to-step-text\">\u00c9valuez les exigences en mati\u00e8re de cycles thermiques tout au long du cycle de vie, les plages de temp\u00e9ratures extr\u00eames de fonctionnement et la dur\u00e9e de vie pr\u00e9vue du produit. Pour les applications expos\u00e9es \u00e0 des environnements hostiles, aux conditions sous le capot d\u2019un v\u00e9hicule automobile ou \u00e0 des profils a\u00e9rospatiaux exigeants, il convient de privil\u00e9gier la robustesse thermom\u00e9canique des microvias d\u00e9cal\u00e9s plut\u00f4t que le gain de place offert par les architectures empil\u00e9es.<\/p> <\/li><li class=\"schema-how-to-step\" id=\"how-to-step-3\"><strong class=\"schema-how-to-step-name\">Consultez votre fabricant de circuits imprim\u00e9s<\/strong> <p class=\"schema-how-to-step-text\">Avant de finaliser un empilement, consultez le fabricant de circuits imprim\u00e9s que vous avez choisi. V\u00e9rifiez ses capacit\u00e9s sp\u00e9cifiques en mati\u00e8re de pr\u00e9cision de per\u00e7age au laser, de cycles de stratification s\u00e9quentiels et de contr\u00f4les de processus garantissant un remplissage du cuivre sans vides. L'historique de rendement d'un fabricant peut fortement influencer le choix entre une conception empil\u00e9e et une conception d\u00e9cal\u00e9e.<\/p> <\/li><li class=\"schema-how-to-step\" id=\"how-to-step-4\"><strong class=\"schema-how-to-step-name\">Effectuer une analyse de l'int\u00e9grit\u00e9 du signal<\/strong> <p class=\"schema-how-to-step-text\">Simulez les chemins de signal \u00e0 haut d\u00e9bit, en particulier ceux d\u00e9passant 10 Gbps, afin de vous assurer que la structure de vias choisie n'introduit pas de discontinuit\u00e9s d'imp\u00e9dance inacceptables. Si les vias empil\u00e9s offrent un chemin \u00e9lectrique l\u00e9g\u00e8rement plus court, les vias d\u00e9cal\u00e9s peuvent souvent \u00eatre optimis\u00e9s gr\u00e2ce \u00e0 une conception minutieuse des pastilles et \u00e0 une gestion rigoureuse du plan de r\u00e9f\u00e9rence, afin de respecter des objectifs stricts en mati\u00e8re d'int\u00e9grit\u00e9 du signal.<\/p> <\/li><li class=\"schema-how-to-step\" id=\"how-to-step-5\"><strong class=\"schema-how-to-step-name\">Finaliser l'empilement et le routage<\/strong> <p class=\"schema-how-to-step-text\">Mettez en \u0153uvre la conception en utilisant des microvias d\u00e9cal\u00e9s comme m\u00e9thode par d\u00e9faut afin d'assurer une fiabilit\u00e9 maximale. N'utilisez les microvias empil\u00e9s que dans les zones sp\u00e9cifiques et localis\u00e9es o\u00f9 les contraintes de routage imposent imp\u00e9rativement leur utilisation, ce qui permettra de r\u00e9duire au minimum le profil de risque global de l'assemblage du circuit imprim\u00e9.<\/p> <\/li><\/ol><\/div><p>Le choix entre une configuration empil\u00e9e et une configuration en quinconce n\u00e9cessite une approche syst\u00e9matique, permettant de concilier les besoins \u00e9lectriques avec la facilit\u00e9 de fabrication et la fiabilit\u00e9 \u00e0 long terme.<\/p>\n<h2><span class=\"ez-toc-section\" id=\"Manufacturing_Challenges_and_Cost_Implications\"><\/span>D\u00e9fis li\u00e9s \u00e0 la fabrication et implications en termes de co\u00fbts<span class=\"ez-toc-section-end\"><\/span><\/h2>\n<p>Les proc\u00e9d\u00e9s de fabrication des cartes HDI sont, par nature, plus complexes et plus co\u00fbteux que ceux des circuits imprim\u00e9s multicouches standard en raison du laminage s\u00e9quentiel. Chaque cycle de sous-assemblage n\u00e9cessite la formation d'images sur les couches internes, la gravure, le laminage, le per\u00e7age au laser, le d\u00e9graissage et le placage.<\/p>\n<p>Les microvias empil\u00e9s entra\u00eenent une augmentation des co\u00fbts, principalement en raison des produits chimiques de placage sp\u00e9cialis\u00e9s et du temps suppl\u00e9mentaire n\u00e9cessaire pour obtenir un remplissage en cuivre sans vides. Le placage \u00ab bottom-up \u00bb est un proc\u00e9d\u00e9 plus lent que le placage conforme standard. De plus, si la via sup\u00e9rieure d\u2019une pile est l\u00e9g\u00e8rement d\u00e9cal\u00e9e par rapport \u00e0 la via inf\u00e9rieure, le per\u00e7age au laser peut endommager le bord du pilier de cuivre sous-jacent, entra\u00eenant des d\u00e9fauts de placage imm\u00e9diats ou des d\u00e9fauts de fiabilit\u00e9 latents.<\/p>\n<p>Les microvias d\u00e9cal\u00e9s permettent d'assouplir l'exigence stricte d'un remplissage en cuivre massif parfaitement plat (m\u00eame si cela reste la norme dans de nombreuses usines de fabrication haut de gamme). L'assouplissement des tol\u00e9rances d'alignement sur l'axe Z am\u00e9liore les rendements de fabrication. Comme elles sont moins sujettes \u00e0 des d\u00e9faillances catastrophiques lors des contraintes thermiques de l'assemblage (reflow), le rendement global de la carte assembl\u00e9e est souvent plus \u00e9lev\u00e9, ce qui compense la l\u00e9g\u00e8re perte d'encombrement.<\/p>\n<p>En conclusion, si les microvias superpos\u00e9s constituent la solution ultime pour une miniaturisation extr\u00eame, ils exigent un respect rigoureux des sp\u00e9cifications de conception, des mat\u00e9riaux haut de gamme et des capacit\u00e9s de fabrication d'\u00e9lite pour r\u00e9sister aux contraintes thermiques. Les microvias d\u00e9cal\u00e9s offrent une architecture plus robuste et plus tol\u00e9rante, qui devrait constituer le choix privil\u00e9gi\u00e9 pour les conceptions techniques B2B o\u00f9 la fiabilit\u00e9 \u00e0 long terme est primordiale. <\/p>\n<h2><span class=\"ez-toc-section\" id=\"Frequently_Asked_Questions_FAQ\"><\/span>Foire aux questions (FAQ)<span class=\"ez-toc-section-end\"><\/span><\/h2><div class=\"schema-faq wp-block-yoast-faq-block\"><div class=\"schema-faq-section\" id=\"faq-question-1\"><strong class=\"schema-faq-question\">Quelle est la principale cause de d\u00e9faillance des microvias empil\u00e9s ?<\/strong> <p class=\"schema-faq-answer\">La principale cause de d\u00e9faillance des microvias empil\u00e9s est la fatigue thermom\u00e9canique provoqu\u00e9e par l'incompatibilit\u00e9 des coefficients de dilatation thermique (CTE) entre le placage de cuivre et le mat\u00e9riau di\u00e9lectrique lors des cycles thermiques, ce qui entra\u00eene la s\u00e9paration des pastilles cibles ou la fissuration des barillets.<\/p> <\/div> <div class=\"schema-faq-section\" id=\"faq-question-2\"><strong class=\"schema-faq-question\">Puis-je combiner des microvias empil\u00e9s et d\u00e9cal\u00e9s sur un m\u00eame circuit imprim\u00e9 ?<\/strong> <p class=\"schema-faq-answer\">Oui, il est courant de combiner ces deux architectures sur un m\u00eame circuit imprim\u00e9 \u00e0 interconnexion haute densit\u00e9 (HDI). Les concepteurs ont souvent recours \u00e0 des microvias d\u00e9cal\u00e9s pour la majeure partie du routage afin d'optimiser la fiabilit\u00e9, et r\u00e9servent les microvias empil\u00e9s exclusivement aux zones situ\u00e9es sous les composants \u00e0 pas fin, o\u00f9 l'espace disponible pour le routage est extr\u00eamement limit\u00e9.<\/p> <\/div> <div class=\"schema-faq-section\" id=\"faq-question-3\"><strong class=\"schema-faq-question\">Le choix du mat\u00e9riau di\u00e9lectrique a-t-il une incidence sur la fiabilit\u00e9 des microvias ?<\/strong> <p class=\"schema-faq-answer\">Tout \u00e0 fait. Le choix d'un mat\u00e9riau di\u00e9lectrique pr\u00e9sentant une temp\u00e9rature de transition vitreuse (Tg) \u00e9lev\u00e9e et un faible coefficient de dilatation thermique (CTE) r\u00e9duit consid\u00e9rablement les contraintes exerc\u00e9es sur les structures de microvias lors des variations thermiques, am\u00e9liorant ainsi la fiabilit\u00e9 globale du circuit imprim\u00e9.<\/p> <\/div> <div class=\"schema-faq-section\" id=\"faq-question-4\"><strong class=\"schema-faq-question\">La fabrication des microvias d\u00e9cal\u00e9s est-elle toujours moins co\u00fbteuse que celle des microvias empil\u00e9s ?<\/strong> <p class=\"schema-faq-answer\">Ce n'est pas toujours le cas, mais elles offrent souvent un meilleur rendement. Bien que les deux n\u00e9cessitent un laminage s\u00e9quentiel, les microvias d\u00e9cal\u00e9s sont moins sensibles aux erreurs de rep\u00e9rage microscopiques et n'exigent pas imp\u00e9rativement le placage de cuivre \u00ab bottom-up \u00bb sans vide, co\u00fbteux et chronophage, requis pour les vias empil\u00e9s. Cela se traduit g\u00e9n\u00e9ralement par des rendements de fabrication plus \u00e9lev\u00e9s et une r\u00e9duction des co\u00fbts globaux li\u00e9s aux rebuts.<\/p> <\/div> <\/div>","protected":false},"excerpt":{"rendered":"<p>As electronic devices continue their relentless march towards miniaturization and higher performance, printed circuit board (PCB) layouts have become increasingly complex. High-Density Interconnect (HDI) technology is the bedrock of modern electronics, enabling the routing of fine-pitch components like Ball Grid Arrays (BGAs) and highly integrated system-on-chips (SoCs). At the heart of HDI PCB fabrication are [&hellip;]<\/p>","protected":false},"author":1,"featured_media":6398,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_yoast_wpseo_focuskw":"stacked vs staggered microvias","_yoast_wpseo_title":"Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs","_yoast_wpseo_metadesc":"A comprehensive engineering guide comparing stacked and staggered microvias in High-Density Interconnect (HDI) PCBs, covering design rules, manufacturing challenges, and thermomechanical reliability.","footnotes":""},"categories":[108],"tags":[571,569,570,568],"class_list":["post-6228","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-news","tag-hdi-design-rules","tag-hdi-pcbs","tag-microvia-reliability","tag-stacked-vs-staggered-microvias"],"yoast_head":"<!-- This site is optimized with the Yoast SEO plugin v25.1 - https:\/\/yoast.com\/wordpress\/plugins\/seo\/ -->\n<title>Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs<\/title>\n<meta name=\"description\" content=\"A comprehensive engineering guide comparing stacked and staggered microvias in High-Density Interconnect (HDI) PCBs, covering design rules, manufacturing challenges, and thermomechanical reliability.\" \/>\n<meta name=\"robots\" content=\"index, follow, max-snippet:-1, max-image-preview:large, max-video-preview:-1\" \/>\n<link rel=\"canonical\" href=\"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/\" \/>\n<meta property=\"og:locale\" content=\"fr_FR\" \/>\n<meta property=\"og:type\" content=\"article\" \/>\n<meta property=\"og:title\" content=\"Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs\" \/>\n<meta property=\"og:description\" content=\"A comprehensive engineering guide comparing stacked and staggered microvias in High-Density Interconnect (HDI) PCBs, covering design rules, manufacturing challenges, and thermomechanical reliability.\" \/>\n<meta property=\"og:url\" content=\"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/\" \/>\n<meta property=\"og:site_name\" content=\"Topfastpcb\" \/>\n<meta property=\"article:published_time\" content=\"2026-09-06T00:00:00+00:00\" \/>\n<meta property=\"og:image\" content=\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-3.jpg\" \/>\n\t<meta property=\"og:image:width\" content=\"600\" \/>\n\t<meta property=\"og:image:height\" content=\"400\" \/>\n\t<meta property=\"og:image:type\" content=\"image\/jpeg\" \/>\n<meta name=\"author\" content=\"\u6258\u666e\u6cd5\u65af\u7279\" \/>\n<meta name=\"twitter:card\" content=\"summary_large_image\" \/>\n<meta name=\"twitter:label1\" content=\"\u00c9crit par\" \/>\n\t<meta name=\"twitter:data1\" content=\"\u6258\u666e\u6cd5\u65af\u7279\" \/>\n\t<meta name=\"twitter:label2\" content=\"Dur\u00e9e de lecture estim\u00e9e\" \/>\n\t<meta name=\"twitter:data2\" content=\"10 minutes\" \/>\n<script type=\"application\/ld+json\" class=\"yoast-schema-graph\">{\"@context\":\"https:\/\/schema.org\",\"@graph\":[{\"@type\":\"Article\",\"@id\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#article\",\"isPartOf\":{\"@id\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/\"},\"author\":{\"name\":\"\u6258\u666e\u6cd5\u65af\u7279\",\"@id\":\"https:\/\/www.topfastpcb.com\/#\/schema\/person\/39870874f1c329f3cd3693593dbdce3a\"},\"headline\":\"Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs\",\"datePublished\":\"2026-09-06T00:00:00+00:00\",\"mainEntityOfPage\":{\"@id\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/\"},\"wordCount\":2004,\"publisher\":{\"@id\":\"https:\/\/www.topfastpcb.com\/#organization\"},\"image\":{\"@id\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#primaryimage\"},\"thumbnailUrl\":\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-3.jpg\",\"keywords\":[\"HDI design rules\",\"HDI PCBs\",\"microvia reliability\",\"stacked vs staggered microvias\"],\"articleSection\":[\"News\"],\"inLanguage\":\"fr-FR\"},{\"@type\":[\"WebPage\",\"FAQPage\"],\"@id\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/\",\"url\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/\",\"name\":\"Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs\",\"isPartOf\":{\"@id\":\"https:\/\/www.topfastpcb.com\/#website\"},\"primaryImageOfPage\":{\"@id\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#primaryimage\"},\"image\":{\"@id\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#primaryimage\"},\"thumbnailUrl\":\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-3.jpg\",\"datePublished\":\"2026-09-06T00:00:00+00:00\",\"description\":\"A comprehensive engineering guide comparing stacked and staggered microvias in High-Density Interconnect (HDI) PCBs, covering design rules, manufacturing challenges, and thermomechanical reliability.\",\"breadcrumb\":{\"@id\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#breadcrumb\"},\"inLanguage\":\"fr-FR\",\"potentialAction\":[{\"@type\":\"ReadAction\",\"target\":[\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/\"]}]},{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#primaryimage\",\"url\":\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-3.jpg\",\"contentUrl\":\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-3.jpg\",\"width\":600,\"height\":400,\"caption\":\"Stacked vs. Staggered Microvias\"},{\"@type\":\"BreadcrumbList\",\"@id\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#breadcrumb\",\"itemListElement\":[{\"@type\":\"ListItem\",\"position\":1,\"name\":\"\u9996\u9875\",\"item\":\"https:\/\/www.topfastpcb.com\/\"},{\"@type\":\"ListItem\",\"position\":2,\"name\":\"Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs\"}]},{\"@type\":\"WebSite\",\"@id\":\"https:\/\/www.topfastpcb.com\/#website\",\"url\":\"https:\/\/www.topfastpcb.com\/\",\"name\":\"Topfastpcb\",\"description\":\"Topfast Prime Choice for Global Electronics Manufacturing\",\"publisher\":{\"@id\":\"https:\/\/www.topfastpcb.com\/#organization\"},\"potentialAction\":[{\"@type\":\"SearchAction\",\"target\":{\"@type\":\"EntryPoint\",\"urlTemplate\":\"https:\/\/www.topfastpcb.com\/?s={search_term_string}\"},\"query-input\":{\"@type\":\"PropertyValueSpecification\",\"valueRequired\":true,\"valueName\":\"search_term_string\"}}],\"inLanguage\":\"fr-FR\"},{\"@type\":\"Organization\",\"@id\":\"https:\/\/www.topfastpcb.com\/#organization\",\"name\":\"Topfastpcb\",\"url\":\"https:\/\/www.topfastpcb.com\/\",\"logo\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.topfastpcb.com\/#\/schema\/logo\/image\/\",\"url\":\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/02\/cropped-topfast-logo.png\",\"contentUrl\":\"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/02\/cropped-topfast-logo.png\",\"width\":144,\"height\":56,\"caption\":\"Topfastpcb\"},\"image\":{\"@id\":\"https:\/\/www.topfastpcb.com\/#\/schema\/logo\/image\/\"}},{\"@type\":\"Person\",\"@id\":\"https:\/\/www.topfastpcb.com\/#\/schema\/person\/39870874f1c329f3cd3693593dbdce3a\",\"name\":\"\u6258\u666e\u6cd5\u65af\u7279\",\"sameAs\":[\"http:\/\/www.topfastpcb.com\"],\"url\":\"https:\/\/www.topfastpcb.com\/fr\/blog\/author\/admin\/\"},{\"@type\":\"HowTo\",\"@id\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#howto-1\",\"name\":\"Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs\",\"mainEntityOfPage\":{\"@id\":\"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#article\"},\"description\":\"\",\"inLanguage\":\"fr-FR\"}]}<\/script>\n<!-- \/ Yoast SEO plugin. -->","yoast_head_json":{"title":"Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs","description":"A comprehensive engineering guide comparing stacked and staggered microvias in High-Density Interconnect (HDI) PCBs, covering design rules, manufacturing challenges, and thermomechanical reliability.","robots":{"index":"index","follow":"follow","max-snippet":"max-snippet:-1","max-image-preview":"max-image-preview:large","max-video-preview":"max-video-preview:-1"},"canonical":"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/","og_locale":"fr_FR","og_type":"article","og_title":"Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs","og_description":"A comprehensive engineering guide comparing stacked and staggered microvias in High-Density Interconnect (HDI) PCBs, covering design rules, manufacturing challenges, and thermomechanical reliability.","og_url":"https:\/\/www.topfastpcb.com\/fr\/blog\/stacked-vs-staggered-microvias-hdi\/","og_site_name":"Topfastpcb","article_published_time":"2026-09-06T00:00:00+00:00","og_image":[{"width":600,"height":400,"url":"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-3.jpg","type":"image\/jpeg"}],"author":"\u6258\u666e\u6cd5\u65af\u7279","twitter_card":"summary_large_image","twitter_misc":{"\u00c9crit par":"\u6258\u666e\u6cd5\u65af\u7279","Dur\u00e9e de lecture estim\u00e9e":"10 minutes"},"schema":{"@context":"https:\/\/schema.org","@graph":[{"@type":"Article","@id":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#article","isPartOf":{"@id":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/"},"author":{"name":"\u6258\u666e\u6cd5\u65af\u7279","@id":"https:\/\/www.topfastpcb.com\/#\/schema\/person\/39870874f1c329f3cd3693593dbdce3a"},"headline":"Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs","datePublished":"2026-09-06T00:00:00+00:00","mainEntityOfPage":{"@id":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/"},"wordCount":2004,"publisher":{"@id":"https:\/\/www.topfastpcb.com\/#organization"},"image":{"@id":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#primaryimage"},"thumbnailUrl":"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-3.jpg","keywords":["HDI design rules","HDI PCBs","microvia reliability","stacked vs staggered microvias"],"articleSection":["News"],"inLanguage":"fr-FR"},{"@type":["WebPage","FAQPage"],"@id":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/","url":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/","name":"Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs","isPartOf":{"@id":"https:\/\/www.topfastpcb.com\/#website"},"primaryImageOfPage":{"@id":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#primaryimage"},"image":{"@id":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#primaryimage"},"thumbnailUrl":"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-3.jpg","datePublished":"2026-09-06T00:00:00+00:00","description":"A comprehensive engineering guide comparing stacked and staggered microvias in High-Density Interconnect (HDI) PCBs, covering design rules, manufacturing challenges, and thermomechanical reliability.","breadcrumb":{"@id":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#breadcrumb"},"inLanguage":"fr-FR","potentialAction":[{"@type":"ReadAction","target":["https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/"]}]},{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#primaryimage","url":"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-3.jpg","contentUrl":"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/08\/Stacked-vs.-Staggered-Microvias-3.jpg","width":600,"height":400,"caption":"Stacked vs. Staggered Microvias"},{"@type":"BreadcrumbList","@id":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#breadcrumb","itemListElement":[{"@type":"ListItem","position":1,"name":"\u9996\u9875","item":"https:\/\/www.topfastpcb.com\/"},{"@type":"ListItem","position":2,"name":"Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs"}]},{"@type":"WebSite","@id":"https:\/\/www.topfastpcb.com\/#website","url":"https:\/\/www.topfastpcb.com\/","name":"Topfastpcb","description":"Topfast Prime Choice for Global Electronics Manufacturing","publisher":{"@id":"https:\/\/www.topfastpcb.com\/#organization"},"potentialAction":[{"@type":"SearchAction","target":{"@type":"EntryPoint","urlTemplate":"https:\/\/www.topfastpcb.com\/?s={search_term_string}"},"query-input":{"@type":"PropertyValueSpecification","valueRequired":true,"valueName":"search_term_string"}}],"inLanguage":"fr-FR"},{"@type":"Organization","@id":"https:\/\/www.topfastpcb.com\/#organization","name":"Topfastpcb","url":"https:\/\/www.topfastpcb.com\/","logo":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.topfastpcb.com\/#\/schema\/logo\/image\/","url":"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/02\/cropped-topfast-logo.png","contentUrl":"https:\/\/www.topfastpcb.com\/wp-content\/uploads\/2026\/02\/cropped-topfast-logo.png","width":144,"height":56,"caption":"Topfastpcb"},"image":{"@id":"https:\/\/www.topfastpcb.com\/#\/schema\/logo\/image\/"}},{"@type":"Person","@id":"https:\/\/www.topfastpcb.com\/#\/schema\/person\/39870874f1c329f3cd3693593dbdce3a","name":"\u6258\u666e\u6cd5\u65af\u7279","sameAs":["http:\/\/www.topfastpcb.com"],"url":"https:\/\/www.topfastpcb.com\/fr\/blog\/author\/admin\/"},{"@type":"HowTo","@id":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#howto-1","name":"Stacked vs. Staggered Microvias: Design Rules and Reliability in High-Density Interconnect (HDI) PCBs","mainEntityOfPage":{"@id":"https:\/\/www.topfastpcb.com\/blog\/stacked-vs-staggered-microvias-hdi\/#article"},"description":"","inLanguage":"fr-FR"}]}},"_links":{"self":[{"href":"https:\/\/www.topfastpcb.com\/fr\/wp-json\/wp\/v2\/posts\/6228","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.topfastpcb.com\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.topfastpcb.com\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.topfastpcb.com\/fr\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.topfastpcb.com\/fr\/wp-json\/wp\/v2\/comments?post=6228"}],"version-history":[{"count":4,"href":"https:\/\/www.topfastpcb.com\/fr\/wp-json\/wp\/v2\/posts\/6228\/revisions"}],"predecessor-version":[{"id":6399,"href":"https:\/\/www.topfastpcb.com\/fr\/wp-json\/wp\/v2\/posts\/6228\/revisions\/6399"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.topfastpcb.com\/fr\/wp-json\/wp\/v2\/media\/6398"}],"wp:attachment":[{"href":"https:\/\/www.topfastpcb.com\/fr\/wp-json\/wp\/v2\/media?parent=6228"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.topfastpcb.com\/fr\/wp-json\/wp\/v2\/categories?post=6228"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.topfastpcb.com\/fr\/wp-json\/wp\/v2\/tags?post=6228"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}