Vollständiger Leitfaden für PCB Design for Manufacturability (DFM)

Bei der Entwicklung von Leiterplatten liegt das Hauptaugenmerk der Ingenieure oft auf der Analyse der Signalintegrität (SI), der elektromagnetischen Verträglichkeit (EMV) und der Leistungsintegrität (PI). Allerdings, PCB-Entwurf für Herstellbarkeit (DFM) ist ebenso entscheidend. Die Vernachlässigung dieses Aspekts kann zum Scheitern des Produktdesigns, zu erhöhten Kosten und Produktionsverzögerungen führen. TOPFAST hilft seinen Kunden durch professionelle DFM-Analysedienste, Probleme mit der Herstellbarkeit frühzeitig im Produktentwicklungszyklus zu erkennen und zu lösen.

Erfolgreiches DFM für Leiterplatten beginnt mit der Aufstellung geeigneter Designregeln, die die tatsächlichen Produktionsmöglichkeiten der Hersteller berücksichtigen müssen. Dieser Artikel befasst sich mit den wesentlichen Elementen des DFM für das PCB-Layout und Routing, die es den Ingenieuren ermöglichen, qualitativ hochwertige Leiterplatten zu entwerfen, die sowohl den funktionalen Anforderungen als auch der Produktionsfähigkeit entsprechen.

Inhaltsübersicht

Schlüsselpunkte für DFM im PCB-Layout

1. SMT Spezifikationen für das Komponentenlayout

Die Qualität des Layouts von SMT-Bauteilen (Surface Mount Technology) wirkt sich direkt auf die Ausbeute des Montageprozesses aus:

Anforderungen an die Komponentenabstände: Die allgemeinen Abstände für SMT-Komponenten sollten größer als 20 mils sein, für IC-Komponenten größer als 80 mils und für BGA-Komponenten größer als 200 mils.
Pad-Abstand Design: Der Abstand zwischen den SMD-Pads muss in der Regel größer als 6 mils sein, da die Lötstoppmaske im Allgemeinen nur 4 mils halten kann. Wenn der Abstand zwischen den SMD-Pads weniger als 6 mils beträgt, kann der Abstand zwischen den Lötstoppmaskenöffnungen unter 4 mils fallen, was die Beibehaltung der Lötstoppmaske verhindert und zu Lötbrücken und Kurzschlüssen während der Montage führt.

2. DIP Überlegungen zum Komponenten-Layout

Bei Bauteilen in Durchstecktechnik (THT/DIP) muss das Layout den Anforderungen des Wellenlötprozesses Rechnung tragen:

Unzureichende Stiftabstände können zu Lötbrücken und Kurzschlüssen führen.
Minimieren Sie die Verwendung von Bauteilen mit Durchgangslöchern oder konzentrieren Sie sie auf derselben Seite der Leiterplatte.
Wenn sich Durchsteckkomponenten auf der Oberseite und SMT-Komponenten auf der Unterseite befinden, kann dies das einseitige Wellenlöten beeinträchtigen und möglicherweise teurere Verfahren wie das Selektivlöten erforderlich machen.

3. Sicherer Abstand von Komponenten zum Rand der Platine

Automatisierte Schweißgeräte erfordern in der Regel einen Mindestabstand von 7 mm zwischen elektronischen Bauteilen und der Leiterplattenkante (die spezifischen Werte können je nach Hersteller variieren).
Durch das Anbringen von Abreißlaschen bei der Leiterplattenherstellung können Bauteile in der Nähe der Leiterplattenkante platziert werden.
Bauteile am Rand der Leiterplatte können beim automatischen Löten mit Maschinenschienen kollidieren und dadurch beschädigt werden, und ihre Pads können bei der Herstellung teilweise abgeschnitten werden, was die Lötqualität beeinträchtigt.

4. Rationelle Anordnung von langen und kurzen Bauteilen

Elektronische Bauteile gibt es in verschiedenen Formen und Größen; ein gutes Layout erhöht die Stabilität des Geräts und reduziert Schäden:

Achten Sie darauf, dass um hohe Bauteile herum ausreichend Platz für kürzere benachbarte Bauteile ist.
Ein unzureichendes Verhältnis von Bauteilabstand zu Bauteilhöhe kann zu einem ungleichmäßigen thermischen Luftstrom während des Lötens führen, was möglicherweise schlechte Lötstellen oder Schwierigkeiten bei der Nacharbeit verursacht.

5. Sicherheitsabstände zwischen Komponenten

Bei der SMT-Bearbeitung müssen die Genauigkeit der Bestückung und der Bedarf an Nacharbeit berücksichtigt werden:

Empfohlene Abstände: 1,25 mm zwischen Chipkomponenten, zwischen SOTs und zwischen SOICs und Chipkomponenten.
Empfohlener Abstand: 2,5 mm zwischen PLCCs und Chipkomponenten, SOICs oder QFPs.
Empfohlene Abstände: 4 mm zwischen PLCCs.
Achten Sie beim Entwurf von PLCC-Sockeln darauf, dass ausreichend Platz zur Verfügung steht (PLCC-Stifte befinden sich an der inneren Unterseite des Sockels).

Kernelemente des DFM für das PCB-Routing

1. Strategie zur Optimierung von Leiterbahnbreiten und -abständen

Die Konstruktion muss die Anforderungen an die Präzision mit den Einschränkungen des Produktionsprozesses in Einklang bringen:

Standardausführung: Leiterbahnbreiten/-abstände von 4/4 mils und Durchkontaktierungen von 8 mils (0,2 mm) können von etwa 80% der Leiterplattenhersteller zu den niedrigsten Kosten hergestellt werden.
High-Density-Design: Minimale Leiterbahnbreiten/-abstände von 3/3 mils und Durchkontaktierungen von 6 mils (0,15 mm) können von etwa 70% der Hersteller zu etwas höheren Kosten hergestellt werden.

2. Vermeiden von akuten/gekrümmten Spuren

Leiterbahnen mit spitzem Winkel sind bei der Leiterplattenverlegung strengstens verboten.
Rechtwinklige Leiterbahnen können die Signalintegrität beeinträchtigen, da sie zusätzliche parasitäre Kapazitäten und Induktivitäten erzeugen.
Bei der Herstellung von Leiterplatten können sich an scharfkantigen Stellen, an denen Leiterbahnen zusammentreffen, "Säurefallen" bilden, die zu Überätzungen und möglichen Leiterbahnbrüchen führen.
Halten Sie bei Kurven einen Winkel von 45 Grad ein.

3. Umgang mit Kupfersplittern und Inseln

Große isolierte Kupferinseln können wie Antennen wirken und Rauschen und Störungen verursachen.
Kleine Kupfersplitter können sich während des Ätzens ablösen und zu anderen geätzten Bereichen wandern und Kurzschlüsse verursachen.

4. Anforderungen an einen Ring für Bohrer

Bei der Konstruktion eines Ringes (der Kupferring um ein Bohrloch) müssen Fertigungstoleranzen berücksichtigt werden:

Vias erfordern einen Ring von mehr als 3,5 mils pro Seite.
Durchgangslochstifte erfordern einen Ring, der größer als 6 mils ist.
Unzureichende ringförmige Ringe können zu gebrochenen Ringen und offenen Schaltkreisen aufgrund von Bohr- und Schicht-zu-Schicht-Passtoleranzen führen.

5. Hinzufügen von Teardrops zu Spuren

Das Teardrop-Design erhöht die Robustheit der Schaltkreisverbindungen:

Verhindert das Brechen von Verbindungspunkten bei physischer Beanspruchung der Platte.
Schützt die Pads vor Ablösung während mehrerer Lötvorgänge.
Verhindert Risse, die durch ungleichmäßiges Ätzen oder durch Fehlregistrierungen entstehen.

Die Synergie zwischen DFM und DFT

Bei der Herstellung von Leiterplatten sind sowohl Design for Testability (DFT) als auch Design for Manufacturability (DFM) der Schlüssel zum Erfolg:

DFT (Design für Testbarkeit): Der Schwerpunkt liegt darauf, die Prüfung von Leiterplatten auf Fehler zu erleichtern, z. B. durch Hinzufügen von Prüfpunkten für die Prüfung der Signalintegrität.
DFM (Design für Herstellbarkeit): Er sorgt dafür, dass der Entwurf für eine effiziente Produktion und Montage optimiert wird.

Untersuchungen haben ergeben, dass das Testen 25-30% der gesamten Leiterplattenproduktionskosten ausmachen kann, während schlechte Designentscheidungen die Ausschussrate in der Fertigung um bis zu 10% erhöhen können. Die synergetische Anwendung von DFM und DFT trägt wirksam zur Senkung dieser Kosten bei.

Integrierte DFT- und DFM-Praktiken

Strategie der Komponentenplatzierung: Die Einhaltung ausreichender Bauteilabstände (z. B. mindestens 0,5 mm) erleichtert sowohl die Montage (DFM) als auch den ungehinderten Zugang für Prüfspitzen (DFT).
Testpunkt-Design: Das Hinzufügen von Testpunkten für kritische Netze (z. B. 2,5-GHz-Hochgeschwindigkeitssignale) hilft sowohl bei der Fehlersuche (DFT) als auch bei der Anpassung der Montageprozesse (DFM) durch die Hersteller.
Material Standardisierung: Die Verwendung allgemein anerkannter Materialien (z. B. FR-4 mit einer Dielektrizitätskonstante von 4,5) unterstützt eine kostengünstige Produktion (DFM) und gewährleistet konsistente Testergebnisse (DFT).

Wichtige DFM-Richtlinien für PCB-Herstellung

1. Optimierung von Leiterbahnbreiten und -abständen

Eine Mindestbreite und ein Mindestabstand der Leiterbahnen von 6 mils wird im Allgemeinen empfohlen, um Überätzungen oder Kurzschlüsse zu vermeiden.
Bei Designs mit höherer Dichte können schmalere Leiterbahnen verwendet werden, was jedoch das Produktionsrisiko und die Kosten erhöht.

2. Verwendung von Standard-Bauteilgrößen

Bevorzugen Sie Standardbauteilgehäuse wie 0603 oder 0805.
Nicht standardisierte Größen erschweren die Montage und erhöhen das Risiko von Fehlern bei automatisierten Anlagen.

3. Prinzip der Minimierung der Lagenzahl

Reduzieren Sie die Anzahl der Schichten, wo dies möglich ist, ohne die Leistungsanforderungen zu vernachlässigen (z. B. von 8 auf 6 Schichten).
Jede zusätzliche Schicht erhöht die Herstellungskosten und die Produktionszeit.

4. Festlegung realistischer Toleranzen

Vermeiden Sie übermäßig strenge Toleranzanforderungen.
Bei den meisten Standardverfahren kann eine Toleranz von ±10% erreicht werden; engere Spezifikationen erhöhen die Kosten erheblich.

5. Klare Siebdruckmarkierungen

Die Bauteile, Prüfpunkte und Polaritätskennzeichnungen müssen deutlich gekennzeichnet sein.
Halten Sie eine minimale Texthöhe von 0,8 mm ein, um die Lesbarkeit nach dem Druck zu gewährleisten.

Professionelle DFM-Inspektions- und Analysemethoden

Der DFM-Analyseservice von TOPFAST bewertet PCB-Designs umfassend anhand von Produktionsprozessparametern:

PCB Bare Board Analyse: 19 Hauptkategorien, 52 detaillierte Kontrollvorschriften.
PCBA-Baugruppenanalyse: 10 Hauptkategorien, 234 detaillierte Kontrollvorschriften.

Diese Inspektionsregeln decken im Wesentlichen alle potenziellen Probleme der Herstellbarkeit ab und helfen den Konstrukteuren, DFM-Probleme zu erkennen und zu lösen, bevor die Produktion beginnt.

Grundlagen des PCB-Prozesses und Fertigungsablauf

Verständnis des Aufbaus von Multilayer-Platten

Leiterplatten werden als einseitig, doppelseitig oder mehrlagig klassifiziert. Multilayer-Leiterplatten bestehen aus Kupferfolie, Prepreg (PP) und Kernlaminaten:

Kupferfolien-Typen: Gewalzt und geglüht (häufig für flexible Platten verwendet), elektrolytisch abgeschieden (häufig für starre Platten verwendet).
Umrechnung der Schichtdicke: 1 OZ = 35μm (OZ ist eine Gewichtseinheit). 1/2 oz Kupfer wird üblicherweise für Außenschichten verwendet.
Kerntechnologien für Multilayer-Boards: Stack-up-Design und Bohrverfahren.

Fertigungsablauf bei mehrschichtigen Leiterplatten

Herstellung der inneren Schicht: Im Wesentlichen ein einseitiges Plattenverfahren mit UV-Belichtung, Entwicklung und Ätzung.
Beschichtung / Laminierung: Kupferfolie, PP und Kernbleche werden ausgerichtet und unter Hitze gepresst, um eine mehrschichtige Struktur zu bilden.
Bohren / Beschichten: Herstellung von Durchgangslöchern (Through-Hole, Blind, Buried) zur Herstellung elektrischer Verbindungen zwischen den Schichten.
Lötmaske / Oberflächengüte: Aufbringen der Lötmaske zum Schutz der äußeren Kupferschichten, gefolgt von der Öffnung der Lötmaske und dem Auftragen der Oberflächenbehandlung.

Wesentliche Design-Dateien

Das PCB-Design erfordert die Vorbereitung von vier wichtigen Dateien:

Fertigungszeichnung / Umrisszeichnung (DXF-Format für den mechanischen Umriss).
Bohrerfeile / NC-Bohrerfeile (zum Bohren von Löchern).
Gerber-Dateien / Fotoplotting-Dateien (Daten für Ebenengrafiken, Abmessungen und Positionen).
Netzlistendatei (definiert die Signalverbindungen für Leiterbahnen).

PCBA-Design und Prozess-Routing

Reflow-Löten: Hauptsächlich für SMT-Komponenten verwendet.
Wellenlöten: Wird in der Regel für durchkontaktierte Bauteile verwendet.
Entwurf der Prozessroute: Auswahl der geeigneten Kombination von Lötverfahren auf der Grundlage von Bauteiltypen und -verteilung.

Schlussfolgerung: Der strategische Wert von DFM in der Leiterplattenentwicklung

PCB Design for Manufacturability hat sich von einer reinen Produktionsüberlegung zu einem strategischen Schlüsselelement für den Produkterfolg entwickelt. Durch die Integration von DFM-Prinzipien in den Designprozess können Unternehmen die Produktionskosten erheblich senken, die Produktqualität verbessern und die Zeit bis zur Markteinführung verkürzen. TOPFAST empfiehlt, DFM-Analysen bereits in einem frühen Stadium des Projektlebenszyklus einzuführen, um eine nahtlose Integration zwischen Designabsicht und Fertigungsrealität zu gewährleisten und letztendlich eine effiziente, wirtschaftliche und qualitativ hochwertige Leiterplattenproduktion zu erreichen.

Eine professionelle DFM-Prüfung fungiert als "Design-Qualitätskontrolle", die die kreativen Entwürfe der Ingenieure perfekt mit den praktischen Prozessmöglichkeiten der Fabriken in Einklang bringt und so die Produktion von Leiterplatten sicherstellt, die sowohl die Spezifikationsanforderungen erfüllen als auch eine hervorragende Herstellbarkeit aufweisen.

Häufig gestellte Fragen zu PCB DFM

Q: Wir haben die DFM-Prüfungen schon früh in der Entwurfsphase durchgeführt. Warum hat der Hersteller immer noch DFM-Probleme aufgeworfen, nachdem wir ihm die Gerber-Dateien geschickt hatten?

A: Dies ist eine sehr häufige Situation. Der Grund liegt in möglichen Unterschieden zwischen den DFM-Standards des Entwicklungsteams und denjenigen des Leiterplattenherstellers. Ihre internen frühen Prüfungen könnten auf generischen oder historischen DFM-Regeln beruhen, während der Hersteller Regeln anwendet, die auf seinen spezifische Ausrüstung, Prozessfähigkeiten und Materialbestand. Sie könnten zum Beispiel eine allgemeine Regel von 4/4 mil Leiterbahn/Abstand befolgen, aber für einen bestimmten Kupferdickenbereich auf Ihrer Leiterplatte könnte der Ätzprozess des Herstellers einen Mindestabstand von 5 mil für eine optimale Ausbeute erfordern. Es ist wichtig, mit dem Hersteller zusammenzuarbeiten und seine spezifische Gestaltungsrichtlinien.

Q: Gibt es einen Unterschied zwischen "Herstellbarkeit" und "Montierbarkeit" im Zusammenhang mit PCBs?

A: Ja, obwohl sie eng miteinander verwandt sind, gibt es einen feinen Unterschied:
Herstellbarkeit bezieht sich in der Regel auf den Herstellungsprozess der nackte Platine. Dazu gehören Verfahren wie Ätzen, Laminieren, Bohren und Beschichten. Zu den relevanten Aspekten gehören die Mindestbreite der Leiterbahnen, die ringförmigen Ringe, der Abstand zwischen Loch und Kupfer usw.
Montierbarkeit bezieht sich auf den Prozess der Platzierung Komponenten auf die fertige Platine. Dazu gehören der Druck von Lotpaste, die Platzierung der Bauteile und das Reflow-Löten. Zu den relevanten Aspekten gehören die Abstände zwischen den Bauteilen, das Pad-Design, die Kompatibilität mit dem Footprint und die Ausrichtung für das Wellenlöten.
Eine perfekt herstellbare Leiterplatte kann bei der Montage versagen, wenn die Bauteile zu dicht beieinander liegen, um korrekt gelötet zu werden. Eine umfassende DFM-Analyse sollte sowohl Herstellungs- als auch Montageaspekte abdecken.

Q: Was sind die wichtigsten DFM-Tipps für kostenbewusste Projekte?

A: Zu den wichtigsten DFM-Verfahren zur Kostenoptimierung gehören:
Minimieren Sie die Anzahl der Schichten: Jede zusätzliche Schicht erhöht die Kosten erheblich.
Verwendung von Standard-Lochgrößen und Komponentenpaketen: Vermeiden Sie Nicht-Standardgrößen, die spezielle Werkzeuge oder Verfahren erfordern.
Toleranzen lockern: Geben Sie enge Toleranzen nur bei Bedarf an. Verwenden Sie standardmäßig die Standardtoleranzen des Herstellers.
Entscheiden Sie sich für größere Leiterbahnbreiten und Abstände: Die Anwendung der 4/4-Mil-Regel anstelle der 3/3-Mil-Regel kann die Kosten senken und den Ertrag verbessern.
Optimieren Sie die Nutzung der Platten: Arbeiten Sie mit dem Hersteller an einem Paneel-Layout, um den Materialabfall zu minimieren.

Q: Wie sollten wir DFM für Hochfrequenz- oder Hochgeschwindigkeitsdesigns handhaben? Stehen diese Anforderungen oft im Widerspruch zum Standard-DFM?

A: Sie können manchmal im Widerspruch zueinander stehen und erfordern ein sorgfältiges Gleichgewicht. Hochfrequenz-Designs erfordern oft:
Strenge Impedanzkontrolledie bestimmte Leiterbahnbreiten, Abstände und dielektrische Dicken erfordern können, die die Möglichkeiten des Standardprozesses übersteigen.
Verwendung von Spezialmaterialiendie unter Umständen teurer sind oder angepasste Prozessparameter erfordern.
Minimierte Durchkontaktierungenda Durchkontaktierungen Impedanzunterbrechungen und Probleme mit der Signalintegrität verursachen.
Die Lösung liegt in der Zusammenarbeit mit Ingenieuren, die beides verstehen elektrische Leistung und Herstellungsverfahrenund den Leiterplattenhersteller bereits in der Anfangsphase einzubeziehen. Er kann Sie beraten, wie Sie die elektrischen Anforderungen mit Strukturen erfüllen können, die im Rahmen seiner Prozessmöglichkeiten realisierbar sind.

Q: Unsere Bauteilbibliotheken stammen aus seriösen Quellen. Warum können Bibliothekssymbole trotzdem DFM-Probleme verursachen?

A: Auch "Standard"-Bibliotheken können aus folgenden Gründen Mängel aufweisen:
Falsche Belaggeometrie: Die Größe oder Form des Pads ist möglicherweise nicht für einen zuverlässigen Lötprozess geeignet, was zu "Tombstoning" oder schlechten Lötstellen führt.
Fehlende thermische Entlastungspads: Bei Bauteilen, die mit einer Massefläche verbunden werden müssen, können fehlende thermische Entlastungen zu Problemen beim Löten führen.
Schlechte Klarheit des Siebdrucks: Bauteilumrisse oder Polaritätsmarkierungen können über Pads platziert werden, was zu Unklarheiten bei der Montage führt.
Nichtübereinstimmung mit der Lotpastenschablone: Das Pad-Design ist möglicherweise nicht für eine optimale Lotpastenabscheidung optimiert.

Es ist wichtig, Ihre Komponentenbibliotheken regelmäßig zu überprüfen und zu aktualisieren, um IPC-Normen und die Empfehlungen Ihres Herstellers/Assemblierers. Die DFM-Analyse von TOPFAST umfasst Prüfungen auf solche allgemeinen Probleme mit dem Bibliotheks-Footprint.