Como calcular a impedância da placa de circuito impresso?
O cálculo da impedância da placa de circuito impresso garante a integridade do sinal, especialmente para circuitos de alta velocidade e RF.
1. Determinar o empilhamento e a geometria da placa de circuito impresso
- Contagem de camadas: Simples, duplo ou multicamadas.
- Largura do traço (W) e espessura (T): Crítico para o controlo da impedância.
- Espessura dieléctrica (H): Distância entre a camada de sinal e o plano de referência (por exemplo, terra).
- Peso de cobre: Tipicamente 0,5 oz (17,5 µm) a 2 oz (70 µm).
2. Identificar a constante dieléctrica (Dk ou εᵣ)
- FR-4: ~4,3-4,8 (varia consoante a frequência).
- Rogers RO4003C: ~3,38 (baixa perda para RF).
- Poliimida: ~3,5 (PCBs flexíveis).
- Nota: Dk diminui ligeiramente a frequências mais elevadas.
3. Selecionar o método de cálculo da impedância
Microstrip (traço da camada exterior sobre o plano de terra):
Fita adesiva (camada interna entre dois planos de terra):
Par Diferencial: Requer um espaçamento (S) entre os traços.
4. Utilizar calculadoras ou ferramentas de impedância
- Ferramentas online: Kit de ferramentas Saturn PCB, Calculadora EEWeb.
- Software PCB: O Altium Designer, o KiCad ou o Cadence incluem calculadores de impedância incorporados.
- Simuladores EM: Ansys HFSS, CST (para projectos avançados).
5. Otimizar a conceção com base nos resultados
- Ajustar largura do traço (↑ largura → ↓ impedância).
- Modificar espessura dieléctrica (↑ H → ↑ impedância).
- Ajustar espaçamento entre traços para pares diferenciais.
- Selecionar materiais com Dk adequado (por exemplo, Rogers para RF).
Exemplo de cálculo (FR-4 Microstrip)
Dado:
- Largura do traço (W) = 0,2 mm
- Espessura dieléctrica (H) = 0,15 mm
- Espessura do cobre (T) = 0,035 mm
- εᵣ = 4,5
Utilizando a fórmula de microstrip:
Corresponde à impedância padrão de 50Ω para sinais de RF.
Como considerar a integridade do sinal em Conceção de PCB?
1. Conceção do layout
Na conceção da disposição da placa de circuito impresso, é importante ter em conta a disposição das linhas de sinal, linhas de alimentação e linhas de terra e evitar interferências causadas pelo cruzamento de linhas de sinal, linhas de alimentação e linhas de terra. Além disso, é essencial minimizar o comprimento das linhas de sinal para reduzir a diafonia e o atraso.
2. Correspondência de impedância
Ao conceber linhas de sinal de alta velocidade, deve ser efectuada a correspondência de impedâncias para garantir que a impedância das linhas de sinal corresponde à impedância da fonte de sinal e da carga, evitando assim a reflexão do sinal e a diafonia.
3. Traçado da linha de sinalização
No projeto de PCB, o encaminhamento das linhas de sinal também afecta a integridade do sinal e deve seguir determinadas regras. Por exemplo, as linhas de sinal diferencial devem manter um determinado espaçamento e ser encaminhadas em paralelo, enquanto as linhas de sinal de extremidade única devem ser encaminhadas paralelamente às linhas de terra e as curvas das linhas de sinal devem ser minimizadas.
4. Alimentação e ligação à terra
Na conceção da placa de circuito impresso, a conceção da alimentação e da ligação à terra também afecta a integridade do sinal. Deve ser utilizada uma alimentação e ligação à terra estáveis e a resistência e indutância da alimentação e ligação à terra devem ser minimizadas tanto quanto possível.
5. Verificação da simulação
Após a conclusão do design da PCB, é necessária a verificação da simulação para garantir que a integridade do sinal cumpre os requisitos. Através da simulação, podem ser detectados problemas como o atraso do sinal, a reflexão e a diafonia, e o design da PCB pode ser optimizado.
Como considerar a compatibilidade electromagnética (EMC) na conceção de PCB?
1. Disposição da placa de circuito impresso para CEM
- Minimizar o roteamento paralelo: Evite longos percursos paralelos entre os traços de sinal e de alimentação/terra para reduzir a diafonia e o acoplamento eletromagnético.
- Isolamento de sinais críticos: Separar sinais analógicos sensíveis e de alta velocidade (por exemplo, relógios, RF) de circuitos ruidosos (por exemplo, fontes de alimentação comutadas).
- Estratégia de empilhamento de camadas:
- Utilizar planos de terra sólidos adjacentes às camadas de sinal para fornecer blindagem.
- Encaminhar sinais de alta velocidade em camadas interiores entre planos de terra para contenção.
2. Técnicas de ligação à terra
- Placas de terra de baixa impedância: Utilize planos de terra ininterruptos para minimizar os circuitos de terra e reduzir as emissões por radiação.
- Dividir os terrenos com cuidado: Separe as terras analógicas/digitais apenas quando necessário, com um único ponto de ligação (por exemplo, cordão de ferrite ou resistência de 0Ω).
- Via Stitching: Colocar várias vias de terra à volta dos traços de alta frequência ou dos bordos da placa para suprimir as ressonâncias da cavidade.
3. Filtragem e supressão
- Contas de ferrite: Adicionar às linhas de alimentação/IO para bloquear o ruído de alta frequência.
- Condensadores de desacoplamento: Colocar perto dos pinos de alimentação do CI (por exemplo, 0,1μF + 1μF) para filtrar o ruído de alta e média frequência.
- Bobinas de modo comum: Utilizar em pares diferenciais (por exemplo, USB, Ethernet) para suprimir a radiação de modo comum.
4. Proteção e conceção da interface
- Blindagem de cabos: Utilize conectores blindados (por exemplo, USB, HDMI) com ligação à terra de 360° para o chassis.
- Blindagem ao nível da placa: Adicionar latas de metal ou revestimentos condutores sobre circuitos de RF sensíveis.
- Proteção dos bordos: Encaminhar os traços sensíveis para longe dos bordos da placa; utilizar traços de proteção ou cobre ligado à terra à sua volta.
5. Simulação e ensaios
- Análise Pré-Layout: Utilizar ferramentas como ANSYS HFSS ou CST para modelar os pontos críticos de radiação.
- Verificação pós-layout:
- Efetuar análises de campo próximo para identificar fontes de emissão.
- Efetuar testes de conformidade (por exemplo, FCC, CE) para emissões por radiação/condução.
- Iteração do projeto: Otimizar com base nos resultados dos testes (por exemplo, adicionar resistências de terminação ou ajustar o espaçamento dos traços).
Exemplos de correcções:
- Um relógio de 100MHz irradia excessivamente: Adicionar resistências de terminação em série ou encaminhar entre planos de terra.
- Ruído da fonte de alimentação comutada: Implementar filtros π (LC) na entrada/saída.
Ao integrar estas práticas, os PCBs podem cumprir as normas EMC (por exemplo, IEC 61000), minimizando as dispendiosas reformulações. Crie sempre um protótipo e teste com antecedência!
Como considerar a integridade da potência (PI) na conceção de PCB?
1. Traçado do traço de potência
- Traços curtos e largos: Minimizar a resistência (R) e a indutância parasita (L) para reduzir a queda de tensão e o ruído.
- Evitar roteamento paralelo com traços de sinal: Impedir que o ruído de potência seja acoplado a sinais sensíveis (por exemplo, relógios, circuitos analógicos).
- Estratégia de camadas:
- Em placas multicamadas, dedicar camadas inteiras aos planos de alimentação e de terra.
- As barras de alimentação críticas (por exemplo, a tensão do núcleo da CPU) devem ter planos de alimentação dedicados.
2. Filtragem de energia
- Condensadores de desacoplamento:
- Condensadores electrolíticos a granel (10-100μF) nas entradas de alimentação para estabilizar a tensão.
- Pequenos condensadores de cerâmica (0,1 μF) perto dos pinos do CI para filtrar o ruído de alta frequência.
- Filtros LC:
- Adicionar filtros π (condensador + indutor) para módulos sensíveis ao ruído (por exemplo, PLLs).
3. Alimentação e ligação à terra
- Caminhos de retorno de baixa impedância:
- Utilizar planos de terra sólidos; evitar divisões que provoquem descontinuidades de impedância.
- Vias múltiplas para ligar os planos de alimentação/terra (reduz a indutância da via).
- Ligação à terra em estrela:
- Circuitos de alta potência e sensíveis separados, com ligação à terra num único ponto.
4. Simulação e validação
- Análise PDN (Power Delivery Network):
- Impedância do alvo: ( Z_{\text{target}} = \frac{\Delta V}{\Delta I} ).
- Ferramentas: ANSYS SIwave, Cadence Sigrity.
- Teste de ondulação e ruído:
- Verificar os níveis de ruído de potência com osciloscópios ou simulações.
Como incorporar o design para testabilidade (DFT) no design de PCB?
1. Pontos e interfaces de teste
- Pontos de teste de sinais críticos:
- Fornecer vias ou almofadas (diâmetro ≥1mm, espaçamento ≥2,54mm) para acesso à sonda.
- Identifique os pontos de teste (por exemplo, TP1, TP2).
- Interfaces padrão:
- Colocar as interfaces JTAG, UART ou SWD perto dos bordos da placa.
2. Etiquetagem do quadro (serigrafia)
- Marcações de componentes:
- Identifique os designadores de referência (por exemplo, R1, C2), a polaridade (+/-) e o Pino 1.
- Utilizar serigrafia de alto contraste (branco/preto).
- Zonas funcionais:
- Delinear áreas (por exemplo, "Secção de Energia") para facilitar a identificação.
3. Técnicas de ensaio programáveis
- Varrimento de fronteira (JTAG):
- Os CIs compatíveis com IEEE 1149.1 (por exemplo, FPGAs, MCUs) permitem o teste de interconexão.
- Equipamento de teste automatizado (ATE):
- Interfaces de fixação de teste de reserva (por exemplo, pinos de pogo).
4. Simulação e validação
- Verificações de regras DFT:
- Assegurar a cobertura dos pontos de ensaio (por exemplo, >90% de redes acessíveis).
- Análise do modo de falha:
- Validar os circuitos de teste através de simulações SPICE.
Princípios fundamentais de conceção Comparação
| Integridade da energia (PI) | Conceção para Testabilidade (DFT) |
|---|
| Distribuição de energia de baixa impedância | Acessibilidade do ponto de ensaio físico |
| Otimização do condensador de desacoplamento | Suporte para varrimento JTAG/limite |
| Minimizar o acoplamento potência-sinal | Etiquetagem clara dos componentes/interface |
| Simulação PDN e análise de ondulação | Design compatível com ATE |
Exemplos:
- Otimização PI: Planos de alimentação de memória DDR4 com múltiplos tampões 0805 0.1μF (impedância alvo ≤0.1Ω).
- Implementação de DFT: Placa de controlo industrial com 20 pontos de teste para testes automatizados com sondas voadoras.
Ao abordar sistematicamente a PI e a DFT, os projectistas podem melhorar o desempenho energético, a eficiência dos testes e a fiabilidade da produção.