Ii. Содержание
Введение в подложки для интегральных схем
В высокоспециализированной области производства полупроводников и сборки электронных устройств подложка интегральной схемы (ИС) выступает в качестве критически важного электрохимического и термомеханического интерфейса между голым кремниевым кристаллом и основной печатной платой (PCB). По мере того как размеры полупроводниковых технологий уменьшаются до однозначных нанометровых узлов, разница в масштабах между микроскопическими контактными площадками ввода-вывода на кремниевом чипе и макроскопическими дорожками на стандартной материнской плате растёт в геометрической прогрессии. Подложка ИС существует именно для того, чтобы преодолеть этот разрыв в размерах.
Подложка интегральной схемы — это, по сути, высокотехнологичная ультраминиатюрная печатная плата. Она выступает в качестве основного носителя внутри корпуса интегральной схемы, обеспечивая передачу питания и сигналов к кристаллу и от него, обеспечивая механическую устойчивость и рассеивая тепловую энергию, генерируемую высокопроизводительным кремнием. Без постоянного совершенствования подложек для интегральных схем современные вычислительные парадигмы — от кластеров высокопроизводительных вычислений (HPC) и ускорителей искусственного интеллекта (ИИ) до мобильных процессоров 5G — были бы совершенно нереализуемы. В данной статье подробно рассматривается техническая эволюция производства печатных плат, приведшая к появлению современной подложки для интегральных схем, а также анализируются используемые материалы, сложные производственные процессы и её незаменимая роль в будущем передовых гетерогенных корпусов.
Эволюция производства печатных плат
Развитие производства печатных плат характеризовалось непрерывной миниатюризацией, неуклонно продвигаемой требованиями закона Мура и необходимостью повышения плотности соединений. Изначально в электронных сборах использовалась технология сквозного монтажа (THT), при которой компоненты с длинными выводами вставлялись в просверленные отверстия на плате. По мере усложнения интегральных схем технология THT уступила место технологии поверхностного монтажа (SMT). SMT позволила припаивать компоненты непосредственно на поверхность платы, что значительно снизило паразитную индуктивность и увеличило плотность размещения компонентов за счет устранения необходимости в больших сквозных отверстиях.
Однако с появлением сложных микропроцессоров количество выводов резко возросло, и стандартные печатные платы для поверхностного монтажа (SMT) перестали обеспечивать необходимую плотность размещения сигналов. Это ограничение привело к необходимости разработки печатных плат с высокоплотной схемой соединений (HDI). В печатных платах HDI были внедрены микропереходные отверстия, просверленные лазером, глухие переходные отверстия и погруженные переходные отверстия, а также значительно уменьшены ширина линий и межлинейные расстояния (L/S).
Переход от периферийной проводной сварки к упаковке типа «флип-чип» с массивом выводов стал решающим катализатором развития современных подложек для интегральных схем. В конфигурации «флип-чип» кремниевый кристалл располагается в перевернутом положении, а его поверхностные контактные площадки напрямую соединяются с подложкой посредством микроскопических паяных выпуклостей. Такой подход позволил значительно сократить длину сигнальных трасс и улучшить сети подачи питания (PDN), однако потребовал использования несущей платы с плотностью трасс, значительно превышающей возможности традиционного производства печатных плат HDI. Таким образом, производство подложек для интегральных схем стало самостоятельной специализированной областью, в основе которой лежит сочетание технологий производства печатных плат на уровне панелей с процессами чистых комнат на уровне полупроводниковых пластин.
Основные различия между стандартными печатными платами и подложками для интегральных схем
Хотя и в стандартных материнских платах, и в подложках для интегральных схем для прокладки электрических сигналов используются проводящие медные дорожки и изолирующие диэлектрические слои, на этом сходства в основном заканчиваются. Различия заключаются в крайней миниатюризации их элементов, используемых органических материалах и строго контролируемых технологиях производства.
Ширина и интервал между строками (L/S): Типичная современная печатная плата HDI может иметь ширину линий и межлинейные расстояния до 40 микрометров (мкм). В резком контрасте с этим современные подложки для интегральных схем обычно требуют параметров L/S на уровне 15/15 мкм, 10/10 мкм, а в передовых полупроводниковых технологических узлах элементы размером менее 5 мкм становятся стандартом для обеспечения высокой плотности входов-выходов.
Проходные отверстия и соединительные элементы: В стандартных печатных платах часто используются механически просверленные переходные отверстия, диаметр которых, как правило, не превышает 150 мкм. В подложках для интегральных схем используются почти исключительно микропереходные отверстия, просверленные лазером, часто в диапазоне от 30 до 50 мкм. Эти микропереходные отверстия часто заполняются медью с помощью специальных гальванических ванн, чтобы обеспечить надёжные электрические и тепловые пути между ультратонкими диэлектрическими слоями без образования пустот. Узнайте больше о Точное регулирование импеданса: как обеспечить допуск импеданса ±5% в высокоскоростных печатных платах.
Стабильность размеров и допуски: Поскольку подложки для интегральных схем должны точно совпадать по положению с микроскопическими выпуклостями на жестком кремниевом кристалле, допуски на их размерную стабильность выражаются в микроскопических величинах. Любое искривление, вызванное несовпадением коэффициентов теплового расширения (КТР) между кремниевым кристаллом, органической подложкой и материнской платой, может привести к катастрофической усталости паяных соединений и их разрушению в ходе термоциклирования.
Основные материалы для производства подложек для интегральных схем
Строгие термомеханические и высокочастотные электрические требования, предъявляемые к современным корпусам интегральных схем, не позволяют использовать стандартные стекловолоконные ламинаты FR-4 в высокопроизводительных подложках. Вместо этого в отрасли применяются специально разработанные органические смолы.
Смола бисмалеимид-триазина (BT): Смола BT, разработанная в основном компанией Mitsubishi Gas Chemical, является основным материалом для изготовления корпусов памяти, МЭМС и мобильных процессоров. Она отличается высокой температурой стеклования (Tg), превосходной термической стабильностью и относительно низкой диэлектрической проницаемостью. Обычно она используется для подложек с проволочной сваркой и менее сложных корпусов типа «флип-чип», где стоимость является определяющим фактором.
Пленка «Аджиномото» (ABF): ABF является основополагающим элементом в области высокопроизводительных вычислений (HPC), а также при изготовлении корпусов для ЦП и графических процессоров. Это пленка на эпоксидной основе, которую можно последовательно ламинировать без необходимости армирования стекловолокном. Отсутствие стекловолокна позволяет выполнять невероятно точное и однородное лазерное сверление, а также высокопредсказуемое травление тонких медных линий. Благодаря этому ABF стала де-факто стандартом для массивных и сложных подложек с шариковой сеткой (FCBGA).
Полиимид (PI): Полиимид, который часто применяется в гибко-жестких подложках и в специализированных областях, требующих исключительной термостойкости и гибкости, широко используется в технологиях автоматической склеивающей ленты (TAB) и в корпусах типа «чип-на-пленке» (COF) для драйверов дисплеев.
Типы подложек для интегральных схем
Подложки для интегральных схем обычно классифицируются в зависимости от технологии монтажа кристалла, которую они поддерживают, а также от их внутренней конструкции. Узнайте больше о Снижение перекрестных помех: передовые методы трассировки для минимизации NEXT и FEXT в высокоскоростных печатных платах.
Подложки для интегральных схем с проволочной сваркой (WB): Эти подложки предназначены для традиционной упаковки, при которой периферийные выводы кристалла соединяются с подложкой с помощью золотых, серебряных или медных проволок. Несмотря на то что технология WB считается зрелой и устаревшей, подложки WB по-прежнему широко используются в приложениях Интернета вещей (IoT), где важна экономичность, в модулях памяти NAND/DRAM, а также в аналоговых интегральных схемах.
Подложки для интегральных схем с технологией «флип-чип» (FC): Подложки FC специально разработаны для микросхем, которые устанавливаются в перевернутом положении и припаиваются непосредственно к подложке с помощью микроскопических паяных выпуклостей (выпуклостей C4). Они требуют значительно более высокой плотности трассировки, высокоплоских поверхностей и более строгого контроля коэффициента теплового расширения (CTE) для предотвращения растрескивания выпуклостей. Основными промышленными форматами являются FCBGA (Flip Chip Ball Grid Array) и FCCSP (Flip Chip Chip Scale Package).
Подложки без сердечника: Традиционные подложки имеют симметричную конструкцию, построенную вокруг жесткого, полностью отвержденного сердечника из ламината с медным покрытием (CCL). В безсердечниковых подложках этот центральный сердечник полностью отсутствует. Вместо этого диэлектрические и медные слои наносятся последовательно на временную несущую пластину, которая впоследствии удаляется. Такая архитектура позволяет создавать значительно более тонкие корпуса, обеспечивать превосходную целостность сигнала на высоких гигагерцовых частотах и выполнять более точную трассировку. Однако она создает огромные производственные сложности, связанные с контролем коробления в процессе сборки. Узнайте больше о AOI и 3D-рентген: обеспечение сборки печатных плат без дефектов.
Как изготовить подложки для интегральных схем (пошаговое руководство)
Соблюдайте следующие технические правила. Узнайте больше о Заливка под BGA: повышение надежности печатных плат при механических ударах и термических нагрузках.
- Выбор материала и подготовка сердечника
Процесс начинается с панели с жестким сердечником, как правило, представляющей собой механически устойчивый ламинат BT или FR-5, покрытый медью. В этом сердечнике механическим способом просверливаются сквозные отверстия с гальваническим покрытием (PTH), которые служат основой для электрических соединений между передней и задней сторонами. Затем сердечник подвергается гальваническому покрытию и травлению с использованием стандартных субтрактивных технологий изготовления печатных плат для создания самых внутренних слоев схемы.
- С помощью бурения и удаления смазки
Слой диэлектрической пленки, например ABF, наносится на сердечник в строго контролируемых условиях температуры и вакуума. Затем с помощью ультрафиолетовых (УФ) или CO₂-лазеров производится абляция диэлектрика, в результате чего образуются слепые микропереходные отверстия, которые точно заканчиваются на медных контактных площадках нижележащего слоя. Затем следует процесс химической очистки от остатков, как правило, с использованием щелочного раствора перманганата калия для удаления лазерного пепла и обуглившейся смолы со стенок переходных отверстий, что обеспечивает надёжный электрический контакт.
- Безэлектродное медное покрытие
Для подготовки изолирующего диэлектрика к последующему гальваническому осаждению вся панель подвергается процессу безтокового медного покрытия. В этой ванне на всю поверхность диэлектрика и вглубь микропроходов, просверленных лазером, наносится ультратонкий конформный слой чистой меди (обычно толщиной менее 1 мкм), образующий критически важный проводящий зародышевый слой.
- Нанесение фоторезиста в виде сухой пленки и литография
На свеженанесенный зародышевый слой безелектродной меди наносится высокочувствительный фоточувствительный резист в виде сухой пленки. С помощью высокоточного лазерного прямого изображения (LDI) или специализированного оборудования для степперной литографии на резист наносится рисунок схемы. Неэкспонированный слой фоторезиста удаляется химическим проявлением, обнажая нижележащий зародышевый слой меди только в тех каналах, где требуются проводящие дорожки и контактные площадки сквозных переходов.
- Трафаретное нанесение и травление (mSAP)
Плату погружают в ванну для электролитического нанесения медного покрытия. Поскольку сухая фоторезистивная пленка выступает в качестве электрического изолятора, медь осаждается только внутри проявленных каналов и в микросквозных отверстиях, обеспечивая требуемую толщину дорожки. Этот этап является сердцем технологии mSAP. По завершении гальванического осаждения оставшийся сухой фоторезист удаляется химическим способом. Наконец, с помощью строго контролируемого процесса мгновенного травления удаляется ультратонкий бесгальванический зародышевый слой меди из промежутков между дорожками, что позволяет изолировать цепи без нарушения прямоугольного профиля только что осажденных линий.
- Нанесение паяльной маски
На наружные поверхности готовой подложки наносится специальная жидкостная фоточувствительная паяльная маска (LPSM) с высоким разрешением. Её подвергают экспонированию и проявлению, чтобы создать отверстия только в тех местах, где будут присоединяться выводы кремниевого чипа и паяльные шарики BGA материнской платы. Этот слой защищает остальные сверхтонкие дорожки от окисления, загрязнения и образования паяных мостиков во время сборки.
- Отделка поверхности
Оголенные медные контактные площадки необходимо защитить от окисления, чтобы обеспечить отличную паяемость на этапе окончательной сборки интегральных схем. К распространённым высокоэффективным видам поверхностной обработки подложек для интегральных схем относятся химическое никелирование, химическое палладиирование и погружное золочение (ENEPIG), органические консерванты паяемости (OSP) или погружное оловянное покрытие, выбор которых зависит от конкретных металлургических требований к выводам кристалла.
- Проверка и тестирование
Готовая панель подложки проходит тщательный автоматический оптический контроль (AOI) для визуального обнаружения микроскопических коротких замыканий, обрывов и деформаций трасс. Электрическое тестирование с помощью летающего зонда или «гвоздевого стола» позволяет проверить целостность цепей и высоковольтную изоляцию сложных сетей. Наконец, проводятся строгие метрологические проверки, чтобы гарантировать, что отдельные подложки остаются абсолютно плоскими и находятся в пределах жестких допусков на коробление (часто измеряемых всего в микрометрах), прежде чем они будут разрезаны на чипы и отправлены на предприятие OSAT (аутсорсинговая сборка и тестирование полупроводников).
Производство современной подложки для интегральных схем, в частности подложки ABF с высокой плотностью, представляет собой чрезвычайно сложный процесс последовательного наслоения (SBU). Для получения ультратонких медных дорожек в нем в основном используется модифицированный полуаддитивный процесс (mSAP), а не субтрактивное травление.
Роль mSAP (модифицированного полуаддитивного процесса)
Чтобы понять, в чем заключается переход от традиционного производства печатных плат к производству подложек для интегральных схем, необходимо осознать необходимость технологии mSAP. В стандартном субтрактивном процессе изготовления печатных плат толстая медная фольга удаляется травлением, в результате чего остаются функциональные дорожки. По мере уменьшения расстояния между дорожками (до значений менее 40 мкм) травильный раствор воздействует на боковые стенки дорожек, приводя к образованию трапециевидного поперечного сечения, что может стать причиной значительных потерь высокочастотного сигнала или разрушения конструкции.
Модифицированный полуаддитивный процесс позволяет обойти это ограничение, начиная с практически чистого диэлектрика, нанося на него микроскопический зародышевый слой и затем нанося медь методом гальваники вверх в форму из фоторезиста. На заключительном этапе мгновенного травления удаляется лишь нанометровый зародышевый слой, в результате чего получаются идеально прямоугольные, высоконадежные медные дорожки с междорожечным расстоянием до 5 мкм и менее. Технология mSAP представляет собой фундаментальный технологический мост между макромасштабным производством печатных плат и наномасштабным производством полупроводников.
Передовые технологии упаковки и будущее подложек для интегральных схем
Поскольку «закон Мура» сталкивается с непреодолимыми физическими и экономическими препятствиями, полупроводниковая отрасль активно переориентируется на гетерогенную интеграцию и передовые архитектуры корпусирования. Вместо разработки единого массивного монолитного кремниевого кристалла инженеры переходят к архитектурам на основе «чиплетов». При таком подходе несколько небольших специализированных микросхем (таких как ядра ЦП, ускорители ГП, память HBM и контроллеры ввода-вывода) объединяются в едином корпусе.
Этот сдвиг парадигмы предъявляет к подложке интегральной схемы беспрецедентные требования. Она больше не является просто пассивным преобразователем пространства; теперь это активная магистраль связи с высокой пропускной способностью для всей вычислительной системы. Будущие подложки потребуют еще более тонкой трассировки с использованием подложек со встроенными дорожками (ETS), в которых медные дорожки утоплены непосредственно в диэлектрик для обеспечения лучшей целостности сигнала, а также все более сложных конструкций без сердечника для поддержки вертикальной подачи питания. Хотя в настоящее время самые высокие плотности межкристальных соединений обеспечивают кремниевые промежуточные слои (используемые в 2,5D-корпусировании), передовые органические подложки быстро развиваются, предлагая аналогичную пропускную способность при работе с несколькими кристаллами при значительно меньших затратах. Это гарантирует, что непрерывное развитие подложек для интегральных схем останется ключевым фактором и высококонкурентной сферой инноваций в области аппаратного обеспечения на протяжении ближайших десятилетий.
Часто задаваемые вопросы (FAQ)
Основная функция подложки интегральной схемы заключается в том, чтобы служить важнейшим электромеханическим интерфейсом между голой интегральной схемой (кристаллом) и печатной платой (PCB). Она обеспечивает переход от микроскопических контактных площадок высокой плотности кремниевого чипа к более крупным площадкам с большим расстоянием между ними, необходимым для пайки корпуса к материнской плате, а также обеспечивает структурную опору, маршрутизацию сигналов и крайне важное отведение тепла.
Хотя и в тех, и в других случаях используются микропроходные отверстия и многослойные дорожки, подложки для интегральных схем (IC) имеют значительно меньшие физические размеры. Для подложек IC требуются ширина линий и межлинейные расстояния (L/S) в диапазоне 5–15 микрометров, тогда как для современных печатных плат HDI эти параметры обычно составляют около 40 микрометров. Кроме того, в производстве подложек для ИС используются специализированные органические материалы, такие как смола ABF, а также модифицированные полуаддитивные процессы (mSAP), в отличие от стандартных ламинатов FR4 и субтрактивного травления.
ABF — это аббревиатура от Ajinomoto Build-up Film. Это высокоспециализированная диэлектрическая смола на эпоксидной основе, выпускаемая в виде пленки, что позволяет осуществлять последовательное ламинирование без необходимости использования традиционного стекловолоконного армирования. Это имеет решающее значение, поскольку её однородная структура позволяет с невероятной точностью выполнять лазерное сверление микропроходов и травление ультратонких медных линий, что является обязательным требованием для высокопроизводительных процессоров с технологией «флип-чип» и архитектур на базе чиплетов.
mSAP — это передовая технология электрохимического нанесения покрытий. В отличие от метода, при котором для формирования дорожек удаляется толстый слой меди (субтрактивный метод), в технологии mSAP сначала наносится очень тонкий зародышевый слой меди. Наносится фоторезистная матрица, и медь гальванически осаждается *вверх* для формирования плотных дорожек. Заключительное кратковременное мгновенное травление удаляет тонкий зародышевый слой между дорожками, в результате чего получаются высокоточные прямоугольные дорожки, которые структурно невозможно получить при стандартном травлении печатных плат.
Подложки без сердечника быстро завоевывают значительную долю рынка, особенно в высокоскоростных и высокочастотных приложениях, таких как радиочастотные модули 5G и современные мобильные процессоры, поскольку они позволяют создавать гораздо более тонкие корпуса и обеспечивают превосходную целостность сигнала. Тем не менее традиционные подложки с сердечником по-прежнему остаются незаменимыми для массивных серверных чипов для высокопроизводительных вычислений (HPC), которые требуют огромной структурной жесткости для предотвращения растрескивания кристаллов и деформации корпуса при сборке. В будущем обе технологии будут сосуществовать в зависимости от конкретных задач и термомеханических требований.