Tabla de contenidos
Introducción a los sustratos para circuitos integrados
En el ámbito altamente especializado de la fabricación de semiconductores y el montaje electrónico, el sustrato de circuitos integrados (IC) actúa como interfaz electroquímica y termomecánica fundamental entre un chip de silicio sin encapsular y la placa de circuito impreso (PCB) principal. A medida que la tecnología de semiconductores se reduce a nodos de un solo dígito en nanómetros, la discrepancia de escala entre las almohadillas de E/S microscópicas de un chip de silicio y las pistas macroscópicas de una placa base estándar ha crecido exponencialmente. El sustrato del CI existe precisamente para salvar esta brecha dimensional.
Un sustrato de circuito integrado es, en esencia, una placa de circuito impreso ultraminiaturizada y muy avanzada. Actúa como soporte fundamental dentro de un encapsulado de circuito integrado, canalizando la alimentación y las señales hacia y desde el chip, proporcionando estabilidad mecánica y disipando la energía térmica generada por el silicio de alto rendimiento. Sin la evolución continua de los sustratos de circuitos integrados, los paradigmas informáticos modernos —desde clústeres de computación de alto rendimiento (HPC) y aceleradores de inteligencia artificial (IA) hasta procesadores móviles 5G— serían totalmente inviables. Este artículo profundiza en la evolución técnica de la fabricación de placas de circuito impreso (PCB) que ha dado lugar al sustrato de circuitos integrados moderno, analizando sus materiales, sus complejos procesos de fabricación y su papel indispensable en el futuro del encapsulado heterogéneo avanzado.
La evolución de la fabricación de placas de circuito impreso
La evolución de la fabricación de placas de circuito impreso ha estado marcada por una miniaturización continua, impulsada sin tregua por las exigencias de la Ley de Moore y la necesidad de una mayor densidad de interconexiones. Inicialmente, los conjuntos electrónicos se basaban en la tecnología de orificios pasantes (THT), en la que los componentes con cables largos se insertaban en orificios perforados en la placa. A medida que los circuitos integrados se volvieron más complejos, la tecnología THT dio paso a la tecnología de montaje en superficie (SMT). La SMT permitió soldar los componentes directamente sobre la superficie de la placa, lo que redujo significativamente la inductancia parásita y aumentó la densidad de los componentes al eliminar la necesidad de grandes orificios pasantes.
Sin embargo, a medida que el número de pines se disparó con la llegada de los microprocesadores complejos, las placas de circuito impreso SMT estándar ya no podían alojar la densidad de señales necesaria. Esta limitación hizo necesario el desarrollo de placas de circuito impreso de interconexión de alta densidad (HDI). La tecnología HDI introdujo microvías perforadas con láser, vías ciegas y vías enterradas, junto con anchos de línea y espacios (L/S) mucho más finos.
La transición del empalme periférico de cables al encapsulado «flip-chip» en matriz fue el catalizador definitivo para el sustrato moderno de circuitos integrados. En una configuración «flip-chip», el chip de silicio se invierte y sus almohadillas de E/S superficiales se conectan directamente al sustrato mediante protuberancias de soldadura microscópicas. Este enfoque redujo drásticamente la longitud de las rutas de señal y mejoró las redes de suministro de energía (PDN), pero requirió una placa portadora con densidades de pistas que superaban con creces lo que podía lograr la fabricación tradicional de placas de circuito impreso HDI. Así, el sustrato de circuitos integrados surgió como una disciplina especializada, que combina fundamentalmente técnicas de fabricación a nivel de panel de placas de circuito impreso con procesos de sala limpia a nivel de oblea de semiconductores.
Diferencias clave entre las placas de circuito impreso estándar y los sustratos para circuitos integrados
Aunque tanto las placas base estándar como los sustratos de circuitos integrados utilizan pistas conductoras de cobre y capas dieléctricas aislantes para conducir las señales eléctricas, las similitudes se limitan en gran medida a eso. La diferencia radica en la miniaturización extrema de sus componentes, los materiales orgánicos empleados y las metodologías de fabricación altamente controladas.
Ancho y espaciado de las líneas (L/S): Una placa de circuito impreso HDI avanzada típica puede presentar anchos de línea y espacios de hasta 40 micrómetros (µm). En marcado contraste, los sustratos de circuitos integrados modernos exigen habitualmente parámetros L/S de 15/15 µm, 10/10 µm y, en los nodos avanzados de semiconductores, las características inferiores a 5 µm se están convirtiendo en la norma para soportar densidades masivas de E/S.
Vías e interconexiones: Las placas de circuito impreso estándar suelen utilizar vías perforadas mecánicamente, cuyo diámetro no suele ser inferior a 150 µm. Los sustratos de circuitos integrados se basan casi exclusivamente en microvías perforadas con láser, a menudo en el rango de entre 30 y 50 µm. Estas microvías suelen rellenarse con cobre mediante baños de galvanoplastia especializados para garantizar vías eléctricas y térmicas robustas entre capas dieléctricas ultrafinas sin provocar la formación de huecos. Más información Control preciso de la impedancia: cómo alcanzar una tolerancia de impedancia de ±5% en placas de circuito impreso de alta velocidad.
Estabilidad dimensional y tolerancias: Dado que los sustratos de circuitos integrados deben alinearse directamente con las protuberancias microscópicas de un chip de silicio rígido, sus tolerancias de estabilidad dimensional son microscópicas. Cualquier deformación provocada por una discrepancia en el coeficiente de expansión térmica (CTE) entre el chip de silicio, el sustrato orgánico y la placa base puede provocar una fatiga catastrófica de las uniones de soldadura y su fallo durante los ciclos térmicos.
Materiales básicos en la fabricación de sustratos para circuitos integrados
Los estrictos requisitos termomecánicos y eléctricos de alta frecuencia que exige el encapsulado avanzado de circuitos integrados impiden el uso de laminados estándar de fibra de vidrio FR-4 en sustratos de alto rendimiento. En su lugar, la industria recurre a resinas orgánicas especializadas de alta ingeniería.
Resina de bismaleimida-triazina (BT): Desarrollada en gran medida por Mitsubishi Gas Chemical, la resina BT es un material básico para el encapsulado de memorias, los MEMS y los procesadores de dispositivos móviles. Ofrece una alta temperatura de transición vítrea (Tg), una excelente estabilidad térmica y una constante dieléctrica relativamente baja. Se utiliza habitualmente para sustratos con unión por hilo y encapsulados flip-chip menos complejos, en los que el coste es un factor determinante.
Película de acumulación de Ajinomoto (ABF): El ABF es la piedra angular del embalaje para la computación de alto rendimiento (HPC), las CPU y las GPU. Se trata de una película a base de epoxi que puede laminarse secuencialmente sin necesidad de refuerzo de fibra de vidrio. La ausencia de fibras de vidrio permite un taladrado por láser increíblemente preciso y homogéneo, así como un grabado de líneas finas de cobre altamente predecible. Esto convierte al ABF en el estándar de facto para sustratos masivos y complejos de matriz de bolas en chip invertido (FCBGA).
Poliimida (PI): La poliimida, que se emplea a menudo en sustratos rígido-flexibles y en aplicaciones especializadas que requieren una resistencia térmica y una flexibilidad extremas, se utiliza con frecuencia en los paquetes de unión automatizada con cinta (TAB) y «chip-on-film» (COF) para controladores de pantallas.
Tipos de sustratos para circuitos integrados
Los sustratos para circuitos integrados se clasifican, a grandes rasgos, según la tecnología de encapsulado con fijación del chip que admiten y su diseño estructural interno. Más información Reducción de la diafonía: técnicas avanzadas de enrutamiento para minimizar el NEXT y el FEXT en placas de circuito impreso de alta velocidad.
Sustratos de circuitos integrados para unión por hilo (WB): Estos sustratos están diseñados para el ensamblaje tradicional, en el que unos hilos de oro, plata o cobre conectan las almohadillas periféricas del chip al sustrato. Aunque se consideran una tecnología madura y obsoleta, los sustratos WB siguen utilizándose ampliamente en aplicaciones de IoT en las que el coste es un factor determinante, en módulos de memoria NAND/DRAM y en circuitos integrados analógicos.
Sustratos para circuitos integrados «flip chip» (FC): Los sustratos FC están diseñados específicamente para chips que se colocan invertidos y se unen directamente al sustrato mediante protuberancias de soldadura microscópicas (protuberancias C4). Requieren una densidad de enrutamiento significativamente mayor, superficies altamente planas y un control más estricto del coeficiente de expansión térmica (CTE) para evitar el agrietamiento de las protuberancias. Los formatos principales del sector son el FCBGA (Flip Chip Ball Grid Array) y el FCCSP (Flip Chip Chip Scale Package).
Soportes sin núcleo: Los sustratos tradicionales se construyen simétricamente alrededor de un núcleo rígido de laminado revestido de cobre (CCL) totalmente curado. Los sustratos sin núcleo eliminan por completo este núcleo central. En su lugar, se van superponiendo capas dieléctricas y de cobre de forma secuencial sobre una placa portadora temporal que posteriormente se retira. Esta arquitectura permite obtener paquetes globalmente mucho más delgados, una integridad de señal superior a frecuencias de varios gigahercios y un enrutamiento más preciso. Sin embargo, plantea enormes retos de fabricación en lo que respecta al control de la deformación durante el montaje. Más información AOI y rayos X 3D: cómo lograr un montaje de placas de circuito impreso sin defectos.
Cómo fabricar sustratos para circuitos integrados (guía paso a paso)
Sigue estas normas de ingeniería. Más información Relleno de BGA: mejora de la fiabilidad de los PCBA frente a los golpes mecánicos y el estrés térmico.
- Selección de materiales y preparación del núcleo
El proceso comienza con un panel de núcleo rígido, normalmente un laminado BT o FR-5 revestido de cobre y mecánicamente estable. En este núcleo se perforan mecánicamente orificios metalizados (PTH) para proporcionar las interconexiones eléctricas fundamentales de delante hacia atrás. A continuación, el núcleo se recubre con metal y se graba mediante técnicas sustractivas estándar de PCB para crear las capas de circuito más internas.
- Perforación y desmear
Se lamina una capa de película dieléctrica, como el ABF, sobre el núcleo en condiciones precisas de calor y vacío. A continuación, se utilizan láseres ultravioleta (UV) o de CO₂ para ablacionar el dieléctrico, creando microvías ciegas que terminan con precisión en las almohadillas de captura de cobre de la capa subyacente. A continuación se lleva a cabo un proceso químico de desmear, en el que normalmente se utiliza una solución alcalina de permanganato potásico para eliminar las cenizas del láser y la resina carbonizada de las paredes de las vías, lo que garantiza un contacto eléctrico fiable.
- Cobreado químico
Para preparar el dieléctrico aislante para la posterior galvanoplastia, todo el panel se somete a un proceso de recubrimiento de cobre sin corriente. Este baño deposita una capa ultrafina y conformada de cobre puro (normalmente de menos de 1 µm de espesor) sobre toda la superficie del dieléctrico y en el interior de las microvías perforadas con láser, creando así una capa conductora inicial fundamental.
- Aplicación de fotorresist de película seca y litografía
Se lamina una resina fotosensible de película seca de alta sensibilidad sobre la capa de semillas de cobre sin corriente recién depositada. Mediante la técnica de imagen directa por láser (LDI) de alta precisión o equipos especializados de litografía por pasos, se expone el patrón del circuito sobre la resina. La resina no expuesta se elimina mediante un proceso químico de revelado, dejando al descubierto la capa de base de cobre subyacente únicamente en los canales exactos donde se requieren las pistas conductoras y las almohadillas de vía.
- Grabado y litografía de patrones (mSAP)
El panel se sumerge en un baño de recubrimiento electrolítico de cobre. Dado que la resina fotosensible de película seca actúa como aislante eléctrico, el cobre solo se deposita en el interior de los canales revelados y en las microvías, alcanzando así el espesor requerido de las pistas. Este paso constituye el núcleo del proceso mSAP. Una vez finalizada la galvanoplastia, la resina fotosensible en película seca restante se elimina mediante un proceso químico. Por último, se utiliza un proceso de grabado rápido altamente controlado para eliminar la capa de semillas de cobre no electrolítica ultrafina situada entre las pistas, aislando así los circuitos sin alterar el perfil rectangular de las líneas recién recubiertas.
- Aplicación de la máscara de soldadura
Se aplica una máscara de soldadura fotoimprimible líquida (LPSM) especializada y de alta resolución a las superficies exteriores del sustrato terminado. Se expone y se revela para crear aberturas únicamente en los puntos donde se unirán las protuberancias del chip de silicio y las bolas de soldadura del BGA de la placa base. Esta capa protege el resto de las pistas ultrafinas contra la oxidación, la contaminación y la formación de puentes de soldadura durante el montaje.
- Acabado superficial
Las almohadillas de cobre expuestas deben protegerse contra la oxidación para garantizar una excelente soldabilidad durante el proceso final de montaje del circuito integrado. Entre los acabados superficiales de alto rendimiento más habituales para los sustratos de circuitos integrados se incluyen el níquel químico, el paladio químico y el oro por inmersión (ENEPIG), los conservantes orgánicos de soldabilidad (OSP) o el estaño por inmersión, que se eligen en función de los requisitos metalúrgicos específicos de los bultos del chip.
- Inspección y pruebas
El panel de sustrato final se somete a una rigurosa inspección óptica automatizada (AOI) para detectar ópticamente cortocircuitos microscópicos, interrupciones y deformaciones en las pistas. Las pruebas eléctricas con sonda voladora o «bed-of-nails» verifican la continuidad y el aislamiento de alta tensión de las complejas redes. Por último, se llevan a cabo estrictos controles metrológicos para garantizar que los sustratos individuales permanezcan completamente planos y dentro de tolerancias de deformación muy estrictas (a menudo medidas en meros micrómetros) antes de ser cortados en chips y enviados a las instalaciones de OSAT (ensamblaje y prueba de semiconductores subcontratados).
The manufacturing of an advanced IC substrate, particularly a high-density ABF substrate, is a highly complex sequential build-up (SBU) process. It primarily utilizes the modified Semi-Additive Process (mSAP) rather than subtractive etching to achieve ultra-fine copper traces.
El papel del mSAP (proceso semiaditivo modificado)
Understanding the leap from traditional PCB manufacturing to IC substrate manufacturing requires understanding the necessity of mSAP. In a standard subtractive PCB process, thick copper foil is etched away to leave functional traces. As trace geometries get closer together (below 40 µm), the etching chemical attacks the side walls of the traces, creating a trapezoidal cross-section that can lead to severe high-frequency signal loss or structural failure.
The modified Semi-Additive Process circumvents this limitation by starting with a nearly bare dielectric, adding a microscopic seed layer, and electroplating copper upward into a photoresist mold. The final flash etch step only removes the nanometer-thin seed layer, resulting in perfectly rectangular, highly reliable copper traces with line spaces down to 5 µm or less. mSAP is the fundamental technological bridge between the macro-scale PCB fabrication floor and the nano-scale semiconductor foundry.
El encapsulado avanzado y el futuro de los sustratos para circuitos integrados
As Moore’s Law faces insurmountable physical and economic headwinds, the semiconductor industry is pivoting aggressively toward heterogeneous integration and advanced packaging architectures. Instead of designing a single massive monolithic silicon die, engineers are adopting “chiplet” architectures. In this approach, multiple smaller, specialized dies (such as CPU cores, GPU accelerators, HBM memory, and I/O controllers) are stitched together on a single package.
This paradigm shift places unprecedented demands on the IC substrate. It is no longer just a passive space transformer; it is the active, high-bandwidth communication backbone of the entire computational system. Future substrates will require even finer routing, utilizing Embedded Trace Substrates (ETS) where copper traces are sunken directly into the dielectric for better signal integrity, and increasingly complex coreless designs to support vertical power delivery. While silicon interposers (used in 2.5D packaging) currently handle the most extreme die-to-die interconnect densities, advanced organic substrates are rapidly evolving to offer similar multi-die bandwidth at a fraction of the cost. This ensures that the continuous evolution of the IC substrate will remain a critical enabler and a highly competitive frontier of hardware innovation for decades to come.
Preguntas Frecuentes (FAQ)
The primary function of an IC substrate is to serve as the critical electromechanical interface between a bare integrated circuit (die) and a printed circuit board (PCB). It translates the microscopic, high-density I/O pads of the silicon chip to the larger, widely spaced pads required for soldering the package to a motherboard, while also providing structural support, signal routing, and crucial thermal dissipation.
While both use microvias and layered traces, IC substrates operate at a significantly smaller physical scale. IC substrates require line widths and spacings (L/S) down to 5-15 micrometers, whereas advanced HDI PCBs typically operate around 40 micrometers. Furthermore, IC substrates rely on specialized organic materials like ABF resin and employ modified semi-additive processes (mSAP) rather than standard FR4 laminates and subtractive etching.
ABF stands for Ajinomoto Build-up Film. It is a highly specialized epoxy-based dielectric resin that comes in film form, allowing for sequential lamination without the need for traditional glass fiber reinforcement. It is absolutely crucial because its homogenous structure allows for incredibly precise laser drilling of microvias and the etching of ultra-fine copper lines, which are strict requirements for high-performance flip-chip processors and chiplet architectures.
mSAP is an advanced electrochemical plating technique. Instead of etching away thick copper to form traces (subtractive), mSAP begins with a very thin copper seed layer. A photoresist mold is applied, and copper is electroplated *upward* to form the dense traces. A final, brief flash-etch removes the thin seed layer between the lines, resulting in highly precise, rectangular traces that are structurally impossible to achieve with standard PCB etching.
Coreless substrates are rapidly gaining significant market share, particularly in high-speed and high-frequency applications like 5G RF modules and advanced mobile processors, because they allow for much thinner packages and superior signal integrity. However, traditional core-based substrates remain essential for massive, high-performance computing (HPC) server chips that require immense structural rigidity to prevent die cracking and package warpage during assembly. Moving forward, both technologies will coexist based on specific application and thermomechanical requirements.