Inhaltsübersicht
Einführung in IC-Substrate
Im hochspezialisierten Bereich der Halbleiterfertigung und Elektronikmontage dient das Substrat für integrierte Schaltkreise (IC) als entscheidende elektrochemische und thermomechanische Schnittstelle zwischen einem blanken Silizium-Chip und der Hauptleiterplatte (PCB). Da die Halbleitertechnologie auf einstellige Nanometer-Knoten schrumpft, hat sich der Größenunterschied zwischen den mikroskopisch kleinen I/O-Pads auf einem Siliziumchip und den makroskopischen Leiterbahnen auf einer Standard-Hauptplatine exponentiell vergrößert. Das IC-Substrat dient genau dazu, diese Größenlücke zu überbrücken.
Ein IC-Substrat ist im Grunde eine hochmoderne, extrem miniaturisierte Leiterplatte. Es fungiert als grundlegender Träger innerhalb eines IC-Gehäuses, leitet Strom und Signale zum und vom Chip, sorgt für mechanische Stabilität und leitet die von Hochleistungs-Silizium erzeugte Wärme ab. Ohne die kontinuierliche Weiterentwicklung von IC-Substraten wären moderne Rechenparadigmen – von High-Performance-Computing-Clustern (HPC) und Beschleunigern für künstliche Intelligenz (KI) bis hin zu 5G-Mobilprozessoren – gänzlich undenkbar. Dieser Artikel befasst sich eingehend mit der technischen Entwicklung der Leiterplattenfertigung, die zum modernen IC-Substrat geführt hat, und untersucht dessen Materialien, komplexe Fertigungsprozesse sowie seine unverzichtbare Rolle für die Zukunft fortschrittlicher heterogener Verpackungstechniken.
Die Entwicklung der Leiterplattenfertigung
Die Entwicklung der Leiterplattenfertigung war geprägt von einer kontinuierlichen Miniaturisierung, die gnadenlos von den Anforderungen des Moore’schen Gesetzes und der Notwendigkeit einer höheren Verbindungsdichte vorangetrieben wurde. Anfangs basierten elektronische Baugruppen auf der Durchsteckmontagetechnik (THT), bei der Bauteile mit langen Anschlussdrähten in gebohrte Löcher auf einer Leiterplatte gesteckt wurden. Als integrierte Schaltkreise immer komplexer wurden, wurde die THT-Technologie durch die Oberflächenmontagetechnik (SMT) abgelöst. Die SMT ermöglichte es, Bauteile direkt auf die Oberfläche der Leiterplatte zu löten, wodurch die parasitäre Induktivität deutlich reduziert und die Bauteilbelegungsdichte erhöht wurde, da keine großen Durchkontaktierungen mehr erforderlich waren.
Da jedoch die Anzahl der Pins mit dem Aufkommen komplexer Mikroprozessoren explosionsartig anstieg, konnten herkömmliche SMT-Leiterplatten die erforderliche Signaldichte nicht mehr bewältigen. Diese Einschränkung machte die Entwicklung von HDI-Leiterplatten (High-Density Interconnect) erforderlich. HDI führte lasergebohrte Mikrovias, Blindvias und vergrabene Vias ein, gepaart mit deutlich feineren Leiterbahnbreiten und Abständen (L/S).
Der Übergang vom peripheren Drahtbonden zur Area-Array-Flip-Chip-Verpackung war der entscheidende Auslöser für die Entwicklung des modernen IC-Substrats. Bei einer Flip-Chip-Konfiguration wird der Silizium-Chip umgedreht, und seine Oberflächen-I/O-Pads werden über mikroskopisch kleine Lötperlen direkt mit dem Substrat verbunden. Dieser Ansatz verkürzte die Signalwege drastisch und verbesserte die Stromversorgungsnetze (PDN), erforderte jedoch eine Trägerplatine mit einer Leiterbahndichte, die weit über das hinausging, was mit herkömmlichen HDI-Leiterplattenfertigungsverfahren erreicht werden konnte. So entwickelte sich das IC-Substrat zu einem eigenständigen Fachgebiet, das Fertigungstechniken auf Leiterplatten-Panel-Ebene grundlegend mit Reinraumprozessen auf Halbleiter-Wafer-Ebene kombiniert.
Wesentliche Unterschiede zwischen Standard-Leiterplatten und IC-Substraten
Zwar nutzen sowohl herkömmliche Mainboards als auch IC-Substrate leitfähige Kupferbahnen und isolierende dielektrische Schichten zur Weiterleitung elektrischer Signale, doch damit enden die Gemeinsamkeiten im Wesentlichen auch schon. Der Unterschied liegt in der extremen Miniaturisierung ihrer Strukturen, den verwendeten organischen Materialien und den hochpräzisen Fertigungsverfahren.
Zeilenbreite und -abstand (L/S): Eine typische hochentwickelte HDI-Leiterplatte kann Leiterbreiten und Abstände von bis zu 40 Mikrometern (µm) aufweisen. Im krassen Gegensatz dazu erfordern moderne IC-Substrate routinemäßig L/S-Parameter von 15/15 µm, 10/10 µm, und in fortschrittlichen Halbleiterknoten werden Strukturen unter 5 µm zum Standard, um enorme I/O-Dichten zu unterstützen.
Durchkontaktierungen und Verbindungen: Bei Standard-Leiterplatten kommen häufig mechanisch gebohrte Durchkontaktierungen zum Einsatz, deren Durchmesser in der Regel nicht kleiner als 150 µm ist. Bei IC-Substraten kommen fast ausschließlich lasergebohrte Mikrovias zum Einsatz, oft im Bereich von 30 bis 50 µm. Diese Mikrovias werden häufig mithilfe spezieller Galvanikbäder mit Kupfer gefüllt, um robuste elektrische und thermische Leitwege zwischen ultradünnen dielektrischen Schichten zu gewährleisten, ohne dass dabei Hohlräume entstehen. Erfahren Sie mehr über Präzise Impedanzsteuerung: So erreichen Sie eine Impedanztoleranz von ±5% bei Hochgeschwindigkeits-Leiterplatten.
Maßhaltigkeit und Toleranz: Da IC-Substrate exakt auf die mikroskopisch kleinen Erhebungen eines starren Siliziumchips ausgerichtet sein müssen, liegen ihre Toleranzen hinsichtlich der Maßhaltigkeit im mikroskopischen Bereich. Jede Verformung, die durch eine Diskrepanz der thermischen Ausdehnungskoeffizienten (CTE) zwischen dem Siliziumchip, dem organischen Substrat und der Hauptplatine verursacht wird, kann bei Temperaturwechselbeanspruchung zu einer katastrophalen Ermüdung und zum Versagen der Lötstellen führen.
Kernmaterialien bei der Herstellung von IC-Substraten
Die strengen thermomechanischen und hochfrequenten elektrischen Anforderungen an moderne IC-Gehäuse schließen den Einsatz von Standard-FR-4-Glasfaserlaminaten in Hochleistungssubstraten aus. Stattdessen setzt die Branche auf hochentwickelte, speziell für diesen Zweck konzipierte organische Harze.
Bismaleimid-Triazin (BT)-Harz: Das von Mitsubishi Gas Chemical intensiv entwickelte BT-Harz ist ein wichtiger Werkstoff für Speichergehäuse, MEMS und mobile Prozessoren. Es zeichnet sich durch eine hohe Glasübergangstemperatur (Tg), hervorragende thermische Stabilität und eine relativ niedrige Dielektrizitätskonstante aus. Es wird in der Regel für drahtgebundene Substrate und weniger komplexe Flip-Chip-Gehäuse verwendet, bei denen die Kosten eine entscheidende Rolle spielen.
Ajinomoto Build-up Film (ABF): ABF ist der Grundpfeiler für Hochleistungsrechner (HPC) sowie für CPU- und GPU-Gehäuse. Es handelt sich um eine Folie auf Epoxidharzbasis, die schichtweise laminiert werden kann, ohne dass eine Glasfaserverstärkung erforderlich ist. Das Fehlen von Glasfasern ermöglicht eine unglaublich feine, homogene Laserbohrung und ein äußerst vorhersagbares Ätzen feiner Kupferleitungen. Damit ist ABF der De-facto-Standard für massive, komplexe Flip-Chip-Ball-Grid-Array-Substrate (FCBGA).
Polyimid (PI): Polyimid wird häufig in starr-flexiblen Substraten und Spezialanwendungen eingesetzt, die extreme Wärmebeständigkeit und Flexibilität erfordern, und findet breite Anwendung in TAB- (Tape Automated Bonding) und COF- (Chip-on-Film) Gehäusen für Display-Treiber.
Arten von IC-Substraten
IC-Substrate lassen sich grob nach der von ihnen unterstützten Die-Attach-Verpackungstechnologie und ihrem internen Aufbau unterteilen. Erfahren Sie mehr über Unterdrückung von Übersprechen: Fortgeschrittene Routing-Techniken zur Minimierung von NEXT und FEXT bei Hochgeschwindigkeits-Leiterplatten.
IC-Substrate für das Drahtbonden (WB): Diese Substrate sind für herkömmliche Verpackungstechniken konzipiert, bei denen Gold-, Silber- oder Kupferdrähte die peripheren Pads des Chips mit dem Substrat verbinden. Obwohl WB-Substrate als ausgereifte, veraltete Technologie gelten, werden sie nach wie vor in großem Umfang in kostensensiblen IoT-Anwendungen, NAND-/DRAM-Speichermodulen und analogen integrierten Schaltkreisen eingesetzt.
Flip-Chip-IC-Substrate (FC): FC-Substrate sind speziell für Chips konzipiert, die umgedreht und über mikroskopisch kleine Lötperlen (C4-Bumps) direkt auf das Substrat gebondet werden. Sie erfordern eine deutlich höhere Leiterbahndichte, hochplanare Oberflächen und eine strengere Kontrolle des thermischen Ausdehnungskoeffizienten (CTE), um Risse in den Lötperlen zu verhindern. FCBGA (Flip-Chip-Ball-Grid-Array) und FCCSP (Flip-Chip-Chip-Scale-Package) sind die wichtigsten Formate in der Branche.
Kernlose Substrate: Herkömmliche Substrate sind symmetrisch um einen starren, vollständig ausgehärteten Kern aus kupferkaschiertem Laminat (CCL) aufgebaut. Kernlose Substrate verzichten vollständig auf diesen zentralen Kern. Stattdessen werden dielektrische Schichten und Kupferschichten nacheinander auf einer temporären Trägerplatte aufgebaut, die später entfernt wird. Diese Architektur ermöglicht deutlich dünnere Gesamtbaugruppen, eine überlegene Signalintegrität bei hohen Gigahertz-Frequenzen und eine feinere Leiterbahnführung. Allerdings bringt sie enorme fertigungstechnische Herausforderungen hinsichtlich der Verformungskontrolle während der Montage mit sich. Erfahren Sie mehr über AOI und 3D-Röntgen: Fehlerfreie Leiterplattenbestückung.
So werden IC-Substrate hergestellt (Schritt-für-Schritt-Anleitung)
Beachten Sie diese technischen Vorschriften. Erfahren Sie mehr über BGA-Underfill: Verbesserung der Zuverlässigkeit von Leiterplattenbaugruppen gegenüber mechanischen Stößen und thermischen Belastungen.
- Materialauswahl und Vorbereitung des Kerns
Der Prozess beginnt mit einer starren Kernplatte, in der Regel einem mechanisch stabilen, kupferkaschierten BT- oder FR-5-Laminat. In diesen Kern werden mechanisch Durchkontaktierungen (PTH) gebohrt, um die grundlegenden elektrischen Verbindungen von der Vorder- zur Rückseite herzustellen. Anschließend wird der Kern unter Verwendung standardmäßiger subtraktiver Leiterplattenverfahren plattiert und geätzt, um die innersten Schaltungsschichten zu erzeugen.
- Durch Bohren und Entschmieren
Eine Schicht aus dielektrischem Film, beispielsweise ABF, wird unter präzisen Wärme- und Vakuumbedingungen auf den Kern laminiert. Anschließend wird das Dielektrikum mit Ultraviolett- (UV-) oder CO₂-Lasern abgetragen, wodurch blinde Mikrovias entstehen, die genau an den Kupfer-Aufnahmepads der darunterliegenden Schicht enden. Es folgt ein chemischer Desmear-Prozess, bei dem in der Regel eine alkalische Kaliumpermanganat-Lösung verwendet wird, um Laserasche und verkohltes Harz von den Via-Wänden zu entfernen und so einen zuverlässigen elektrischen Kontakt sicherzustellen.
- Chemisch verkupfern
Zur Vorbereitung des isolierenden Dielektrikums für die anschließende Galvanisierung wird die gesamte Platte einem chemischen Kupferbeschichtungsverfahren unterzogen. Dieses Bad lagert eine ultradünne, konforme Schicht aus reinem Kupfer (in der Regel weniger als 1 µm dick) auf der gesamten dielektrischen Oberfläche und bis hinunter in die lasergbohrten Mikrovias ab und bildet so eine entscheidende leitfähige Keimschicht.
- Auftragung von Trockenfilm-Fotolack und Lithografie
Ein hochempfindlicher, lichtempfindlicher Trockenfilm-Resist wird auf die neu aufgebrachte chemische Kupfer-Keimschicht laminiert. Mithilfe hochpräziser Laser-Direktbelichtung (LDI) oder spezieller Stepper-Lithografiegeräte wird das Schaltungsmuster auf den Resist belichtet. Der unbelichtete Resist wird chemisch entfernt, wodurch die darunterliegende Kupfer-Keimschicht nur in den exakten Kanälen freigelegt wird, in denen die Leiterbahnen und Durchkontaktierungen benötigt werden.
- Strukturierung und Ätzen (mSAP)
Die Platine wird in ein elektrolytisches Kupferbeschichtungsbad getaucht. Da der Trockenfilm-Fotolack als elektrischer Isolator wirkt, lagert sich das Kupfer nur in den entwickelten Kanälen und in den Mikrovias ab, wodurch die erforderliche Leiterbahnstärke erreicht wird. Dieser Schritt ist das Herzstück des mSAP-Verfahrens. Nach Abschluss der Galvanisierung wird der verbleibende Trockenfilm-Fotolack chemisch entfernt. Abschließend wird mittels eines streng kontrollierten Flash-Ätzverfahrens die ultradünne chemische Kupferkeimschicht zwischen den Leiterbahnen entfernt, wodurch die Schaltkreise isoliert werden, ohne das rechteckige Profil der neu galvanisierten Leiterbahnen zu beeinträchtigen.
- Anwendung der Lötmaske
Auf die Außenflächen des fertigen Substrats wird eine spezielle, hochauflösende, flüssige, lichtempfindliche Lötmaske (LPSM) aufgetragen. Diese wird belichtet und entwickelt, um Öffnungen nur an den Stellen zu erzeugen, an denen die Bumps des Siliziumchips und die BGA-Lötkugeln der Hauptplatine angebracht werden. Diese Schicht schützt die übrigen ultrafeinen Leiterbahnen während der Bestückung vor Oxidation, Verunreinigungen und Lötbrücken.
- Oberfläche
Die freiliegenden Kupferpads müssen vor Oxidation geschützt werden, um eine hervorragende Lötbarkeit während des abschließenden IC-Montageprozesses zu gewährleisten. Zu den gängigen Hochleistungs-Oberflächenbeschichtungen für IC-Substrate zählen chemisch aufgebrachtes Nickel, chemisch aufgebrachtes Palladium und Immersionsgold (ENEPIG), organische Lötbarkeitsschutzmittel (OSP) oder Immersionszinn, die je nach den spezifischen metallurgischen Anforderungen der Chip-Bumps ausgewählt werden.
- Inspektion und Prüfung
Die fertige Substratplatte durchläuft eine strenge automatisierte optische Inspektion (AOI), um mikroskopisch kleine Kurzschlüsse, Unterbrechungen und Leiterbahnverformungen optisch zu erkennen. Elektrische Flying-Probe- oder Bed-of-Nails-Tests überprüfen die Durchgängigkeit und die Hochspannungsisolierung der komplexen Schaltnetze. Abschließend werden strenge messtechnische Prüfungen durchgeführt, um sicherzustellen, dass die einzelnen Substrate vollkommen eben bleiben und die strengen Verzugstoleranzen (die oft nur wenige Mikrometer betragen) einhalten, bevor sie zerschnitten und an die OSAT-Anlage (Outsourced Semiconductor Assembly and Test) versandt werden.
Die Herstellung eines hochmodernen IC-Substrats, insbesondere eines ABF-Substrats mit hoher Dichte, ist ein äußerst komplexer sequenzieller Aufbau-Prozess (SBU). Dabei kommt in erster Linie das modifizierte semi-additive Verfahren (mSAP) anstelle des subtraktiven Ätzens zum Einsatz, um ultrafeine Kupferbahnen zu erzielen.
Die Rolle von mSAP (Modified Semi-Additive Process)
Um den Sprung von der traditionellen Leiterplattenfertigung zur Herstellung von IC-Substraten zu verstehen, muss man die Notwendigkeit von mSAP begreifen. Bei einem herkömmlichen subtraktiven Leiterplattenverfahren wird dicke Kupferfolie weggeätzt, um funktionale Leiterbahnen zu hinterlassen. Wenn die Abstände zwischen den Leiterbahnen immer geringer werden (unter 40 µm), greift die Ätzchemikalie die Seitenwände der Leiterbahnen an und erzeugt einen trapezförmigen Querschnitt, der zu erheblichen Hochfrequenz-Signalverlusten oder strukturellen Versagen führen kann.
Das modifizierte semi-additive Verfahren umgeht diese Einschränkung, indem zunächst ein nahezu blankes Dielektrikum verwendet wird, auf das eine mikroskopisch dünne Keimschicht aufgebracht und anschließend Kupfer galvanisch abgeschieden wird. aufwärts in eine Fotolackform. Der abschließende Blitzätzschritt entfernt lediglich die nanometerdünne Keimschicht, wodurch perfekt rechteckige, äußerst zuverlässige Kupferbahnen mit Leiterabständen von bis zu 5 µm oder weniger entstehen. mSAP ist die grundlegende technologische Brücke zwischen der Leiterplattenfertigung im Makrobereich und der Halbleiterfertigung im Nanobereich.
Fortschrittliche Verpackungstechniken und die Zukunft von IC-Substraten
Da das Moore’sche Gesetz mit unüberwindbaren physikalischen und wirtschaftlichen Hindernissen konfrontiert ist, orientiert sich die Halbleiterindustrie zunehmend in Richtung heterogener Integration und fortschrittlicher Verpackungsarchitekturen. Anstatt einen einzigen riesigen monolithischen Silizium-Chip zu entwickeln, setzen Ingenieure auf „Chiplet“-Architekturen. Bei diesem Ansatz werden mehrere kleinere, spezialisierte Chips (wie CPU-Kerne, GPU-Beschleuniger, HBM-Speicher und I/O-Controller) auf einem einzigen Gehäuse miteinander verbunden.
Dieser Paradigmenwechsel stellt beispiellose Anforderungen an das IC-Substrat. Es ist nicht mehr nur ein passiver Raumtransformator, sondern das aktive Kommunikationsrückgrat des gesamten Rechensystems mit hoher Bandbreite. Zukünftige Substrate werden eine noch feinere Verdrahtung erfordern, unter Verwendung von Embedded-Trace-Substraten (ETS), bei denen Kupferbahnen zur Verbesserung der Signalintegrität direkt in das Dielektrikum eingelassen werden, sowie zunehmend komplexere kernlose Designs zur Unterstützung der vertikalen Stromversorgung. Während Silizium-Interposer (die in der 2,5D-Verpackung zum Einsatz kommen) derzeit die extremsten Verbindungsdichten zwischen den Chips bewältigen, entwickeln sich fortschrittliche organische Substrate rasch weiter, um eine ähnliche Bandbreite für mehrere Chips zu einem Bruchteil der Kosten zu bieten. Dies stellt sicher, dass die kontinuierliche Weiterentwicklung des IC-Substrats auch in den kommenden Jahrzehnten ein entscheidender Wegbereiter und ein äußerst wettbewerbsintensiver Bereich der Hardware-Innovation bleiben wird.
Häufig gestellte Fragen (FAQ)
Die Hauptfunktion eines IC-Substrats besteht darin, als entscheidende elektromechanische Schnittstelle zwischen einem ungehäusten integrierten Schaltkreis (Chip) und einer Leiterplatte (PCB) zu dienen. Es überbrückt die mikroskopisch kleinen, hochdichten I/O-Pads des Siliziumchips zu den größeren, weit auseinanderliegenden Pads, die zum Löten des Gehäuses auf eine Hauptplatine erforderlich sind, und sorgt gleichzeitig für strukturelle Unterstützung, Signalführung und entscheidende Wärmeableitung.
Zwar kommen bei beiden Mikrovias und geschichtete Leiterbahnen zum Einsatz, doch arbeiten IC-Substrate auf einem deutlich kleineren physikalischen Maßstab. IC-Substrate erfordern Leitungsbreiten und -abstände (L/S) von nur 5 bis 15 Mikrometern, während moderne HDI-Leiterplatten typischerweise mit Werten um die 40 Mikrometer arbeiten. Darüber hinaus basieren IC-Substrate auf speziellen organischen Materialien wie ABF-Harz und nutzen modifizierte semi-additive Verfahren (mSAP) anstelle von Standard-FR4-Laminaten und subtraktivem Ätzen.
ABF steht für „Ajinomoto Build-up Film“. Es handelt sich um ein hochspezialisiertes dielektrisches Harz auf Epoxidbasis, das in Folienform vorliegt und eine sequenzielle Laminierung ohne herkömmliche Glasfaserverstärkung ermöglicht. Dies ist von entscheidender Bedeutung, da seine homogene Struktur eine unglaublich präzise Laserbohrung von Microvias und das Ätzen ultrafeiner Kupferleitungen ermöglicht – strenge Anforderungen für leistungsstarke Flip-Chip-Prozessoren und Chiplet-Architekturen.
mSAP ist ein fortschrittliches elektrochemisches Beschichtungsverfahren. Anstatt dickes Kupfer wegzuätzen, um Leiterbahnen zu bilden (subtraktives Verfahren), beginnt mSAP mit einer sehr dünnen Kupfer-Keimschicht. Es wird eine Fotolackform aufgetragen, und Kupfer wird *nach oben* galvanisiert, um die dichten Leiterbahnen zu bilden. Durch ein abschließendes, kurzes Blitzätzen wird die dünne Keimschicht zwischen den Leiterbahnen entfernt, was zu hochpräzisen, rechteckigen Leiterbahnen führt, die mit herkömmlichem Leiterplattenätzen strukturell nicht realisierbar sind.
Kernlose Substrate gewinnen rasch bedeutende Marktanteile, insbesondere bei Hochgeschwindigkeits- und Hochfrequenzanwendungen wie 5G-HF-Modulen und modernen Mobilprozessoren, da sie deutlich dünnere Gehäuse und eine überlegene Signalintegrität ermöglichen. Herkömmliche Substrate mit Kern bleiben jedoch unverzichtbar für massive Hochleistungsrechner-Serverchips (HPC), die eine immense strukturelle Steifigkeit erfordern, um Risse im Chip und Verformungen des Gehäuses während der Montage zu verhindern. In Zukunft werden beide Technologien je nach spezifischer Anwendung und thermomechanischen Anforderungen nebeneinander bestehen.