Table des matières
Introduction aux substrats pour circuits intégrés
Dans le domaine hautement spécialisé de la fabrication de semi-conducteurs et de l’assemblage électronique, le substrat de circuit intégré (CI) sert d’interface électrochimique et thermomécanique essentielle entre une puce de silicium nue et la carte de circuit imprimé (CCI) principale. À mesure que la technologie des semi-conducteurs évolue vers des nœuds de l'ordre de quelques nanomètres, l'écart d'échelle entre les plots d'entrée-sortie microscopiques d'une puce de silicium et les pistes macroscopiques d'une carte mère standard s'est creusé de manière exponentielle. Le substrat de circuit intégré a précisément pour fonction de combler cet écart dimensionnel.
Un substrat de circuit intégré est, par essence, une carte de circuit imprimé ultra-miniaturisée et de haute technologie. Il sert de support fondamental au sein d’un boîtier de circuit intégré : il achemine l’alimentation et les signaux vers et depuis la puce, assure la stabilité mécanique et dissipe l’énergie thermique générée par le silicium haute performance. Sans l’évolution constante des substrats de circuits intégrés, les paradigmes informatiques modernes — des clusters de calcul haute performance (HPC) aux accélérateurs d’intelligence artificielle (IA), en passant par les processeurs mobiles 5G — seraient tout simplement irréalisables. Cet article explore l’évolution technique de la fabrication des circuits imprimés qui a conduit au substrat de circuit intégré moderne, en examinant ses matériaux, ses processus de fabrication complexes et son rôle indispensable dans l’avenir du conditionnement hétérogène avancé.
L'évolution de la fabrication des circuits imprimés
L'évolution de la fabrication des cartes de circuits imprimés a été marquée par une miniaturisation continue, impitoyablement dictée par les exigences de la loi de Moore et la nécessité d'une densité d'interconnexions plus élevée. Au départ, les assemblages électroniques reposaient sur la technologie des composants à trous traversants (THT), dans laquelle des composants dotés de longues pattes étaient insérés dans des trous percés dans la carte. À mesure que les circuits intégrés gagnaient en complexité, la technologie THT a cédé la place à la technologie de montage en surface (SMT). La SMT a permis de souder les composants directement à la surface du circuit imprimé, réduisant ainsi considérablement l’inductance parasite et augmentant la densité des composants en supprimant le recours à de grands trous traversants.
Cependant, avec l’explosion du nombre de broches due à l’avènement des microprocesseurs complexes, les circuits imprimés SMT standard ne pouvaient plus prendre en charge la densité de signaux requise. Cette limitation a rendu nécessaire le développement de circuits imprimés à interconnexion haute densité (HDI). La technologie HDI a introduit les microvias percés au laser, les vias aveugles et les vias enterrés, ainsi que des largeurs de ligne et des espacements (L/S) bien plus fins.
Le passage du câblage périphérique à l’encapsulation « flip-chip » en matrice a été le catalyseur décisif de l’émergence du substrat de circuit intégré moderne. Dans une configuration « flip-chip », la puce de silicium est retournée et ses plots d’entrée-sortie en surface se connectent directement au substrat via des bosses de soudure microscopiques. Cette approche a permis de réduire considérablement la longueur des chemins de signal et d’améliorer les réseaux d’alimentation (PDN), mais elle a nécessité l’utilisation d’une carte support dont la densité de pistes dépassait de loin ce que la fabrication traditionnelle de circuits imprimés HDI pouvait offrir. C’est ainsi que le substrat de circuit intégré s’est imposé comme une discipline spécialisée, combinant fondamentalement les techniques de fabrication de circuits imprimés au niveau des panneaux avec les procédés en salle blanche au niveau des plaquettes de semi-conducteurs.
Principales différences entre les circuits imprimés standard et les substrats pour circuits intégrés
Si les cartes mères classiques et les substrats de circuits intégrés utilisent tous deux des pistes conductrices en cuivre et des couches diélectriques isolantes pour acheminer les signaux électriques, les similitudes s'arrêtent là pour l'essentiel. La différence réside dans la miniaturisation extrême de leurs composants, les matériaux organiques utilisés et les méthodes de fabrication hautement contrôlées.
Largeur et espacement des lignes (L/S) : Un circuit imprimé HDI avancé typique peut présenter des largeurs de ligne et des espacements pouvant descendre jusqu'à 40 micromètres (µm). À l'opposé, les substrats de circuits intégrés modernes exigent couramment des paramètres L/S de 15/15 µm ou 10/10 µm, et dans les nœuds de semi-conducteurs avancés, les structures inférieures à 5 µm deviennent la norme pour prendre en charge des densités d'E/S très élevées.
Vias et interconnexions : Les circuits imprimés standard utilisent souvent des vias percés mécaniquement, dont le diamètre n'est généralement pas inférieur à 150 µm. Les substrats de circuits intégrés reposent quant à eux presque exclusivement sur des microvias percés au laser, dont le diamètre se situe souvent entre 30 et 50 µm. Ces microvias sont souvent remplis de cuivre à l'aide de bains de galvanoplastie spécialisés afin de garantir des voies électriques et thermiques robustes entre des couches diélectriques ultra-minces sans provoquer de vides. En savoir plus sur Contrôle précis de l'impédance : comment atteindre une tolérance d'impédance de ±5% dans les circuits imprimés haute vitesse.
Stabilité dimensionnelle et tolérances : Les substrats de circuits intégrés devant s'aligner directement avec les bosses microscopiques d'une puce de silicium rigide, leurs tolérances en matière de stabilité dimensionnelle sont infimes. Tout gauchissement dû à une incompatibilité des coefficients de dilatation thermique (CDT) entre la puce de silicium, le substrat organique et la carte mère peut entraîner une fatigue catastrophique des joints de soudure et leur défaillance lors des cycles thermiques.
Matériaux de base utilisés dans la fabrication des substrats pour circuits intégrés
Les exigences thermomécaniques strictes et les contraintes électriques à haute fréquence propres aux technologies avancées d'encapsulation des circuits intégrés interdisent l'utilisation de stratifiés en fibre de verre FR-4 standard dans les substrats haute performance. L'industrie s'appuie donc sur des résines organiques spécialisées, issues d'une ingénierie de pointe.
Résine de bismaléimide-triazine (BT) : Largement développée par Mitsubishi Gas Chemical, la résine BT est un matériau incontournable pour les boîtiers de mémoire, les MEMS et les processeurs mobiles. Elle offre une température de transition vitreuse (Tg) élevée, une excellente stabilité thermique et une constante diélectrique relativement faible. Elle est généralement utilisée pour les substrats à connexion par fil et les boîtiers « flip-chip » moins complexes, pour lesquels le coût est un facteur déterminant.
Film de dépôt Ajinomoto (ABF) : L'ABF constitue la pierre angulaire du calcul haute performance (HPC) et du conditionnement des processeurs (CPU) et des cartes graphiques (GPU). Il s'agit d'un film à base d'époxy pouvant être laminé de manière séquentielle sans nécessiter de renfort en fibre de verre. L'absence de fibres de verre permet un perçage au laser incroyablement fin et homogène, ainsi qu'une gravure au cuivre à lignes fines hautement prévisible. Cela fait de l'ABF la norme de facto pour les substrats FCBGA (Flip-Chip Ball Grid Array) massifs et complexes.
Polyimide (PI) : Souvent utilisé dans les substrats flex-rigides et les applications spécialisées exigeant une résistance thermique et une flexibilité extrêmes, le polyimide est fréquemment employé dans les boîtiers de type « Tape Automated Bonding » (TAB) et « Chip-on-Film » (COF) destinés aux pilotes d'écran.
Types de substrats pour circuits intégrés
Les substrats de circuits intégrés sont classés, de manière générale, en fonction de la technologie d’encapsulation par fixation de la puce qu’ils prennent en charge et de leur conception structurelle interne. En savoir plus sur Réduction de la diaphonie : techniques de routage avancées pour minimiser les interférences NEXT et FEXT dans les circuits imprimés à haute vitesse.
Substrats de circuits intégrés pour le câblage par fils (WB) : Ces substrats sont conçus pour les emballages traditionnels, dans lesquels des fils d'or, d'argent ou de cuivre relient les plots périphériques de la puce au substrat. Bien qu'ils soient considérés comme une technologie mature et obsolète, les substrats WB sont encore largement utilisés dans les applications IoT où le coût est un facteur déterminant, les modules de mémoire NAND/DRAM et les circuits intégrés analogiques.
Substrats pour circuits intégrés de type « flip chip » (FC) : Les substrats FC sont spécialement conçus pour les puces montées à l'envers et soudées directement au substrat à l'aide de bosses de soudure microscopiques (bosses C4). Ils nécessitent une densité de routage nettement plus élevée, des surfaces extrêmement planes et un contrôle plus rigoureux du CTE afin d'éviter la fissuration des bosses. Les formats FCBGA (Flip Chip Ball Grid Array) et FCCSP (Flip Chip Chip Scale Package) sont les principaux formats utilisés dans l'industrie.
Substrats sans mandrin : Les substrats traditionnels sont construits de manière symétrique autour d'un noyau rigide en stratifié revêtu de cuivre (CCL) entièrement durci. Les substrats sans noyau suppriment entièrement ce noyau central. À la place, ils consistent à superposer séquentiellement des couches diélectriques et de cuivre sur une plaque de support temporaire qui est ensuite retirée. Cette architecture permet d'obtenir des boîtiers globalement beaucoup plus fins, une intégrité de signal supérieure aux fréquences élevées de l'ordre du gigahertz, ainsi qu'un routage plus fin. Cependant, elle pose d'énormes défis de fabrication en matière de contrôle du gauchissement lors de l'assemblage. En savoir plus sur AOI et radiographie 3D : vers un assemblage de circuits imprimés sans défaut.
Comment fabriquer des substrats pour circuits intégrés (guide étape par étape)
Respectez ces règles techniques. En savoir plus sur Remplissage sous les puces BGA : améliorer la fiabilité des assemblages de circuits imprimés face aux chocs mécaniques et aux contraintes thermiques.
- Choix des matériaux et préparation du noyau
Le processus commence par un panneau à âme rigide, généralement un stratifié BT ou FR-5 revêtu de cuivre et mécaniquement stable. Des trous métallisés (PTH) sont percés mécaniquement dans ce noyau afin de réaliser les interconnexions électriques fondamentales entre l'avant et l'arrière. Le noyau est ensuite plaqué et gravé à l'aide de techniques standard de fabrication soustractive de circuits imprimés afin de créer les couches de circuit les plus internes.
- Forage et élimination des résidus
Une couche de film diélectrique, tel que l'ABF, est laminée sur le noyau dans des conditions précises de température et de vide. Des lasers ultraviolets (UV) ou au CO₂ sont ensuite utilisés pour ablater le diélectrique, créant ainsi des microvias aveugles qui s'arrêtent précisément au niveau des pastilles de captage en cuivre de la couche sous-jacente. Un processus chimique de décapage suit, utilisant généralement une solution alcaline de permanganate de potassium pour éliminer les cendres de laser et la résine carbonisée des parois des vias, garantissant ainsi un contact électrique fiable.
- Placage de cuivre chimique
Afin de préparer le diélectrique isolant en vue de la galvanoplastie ultérieure, l'ensemble du panneau est soumis à un procédé de cuivrage chimique. Ce bain dépose une couche ultra-fine et conforme de cuivre pur (généralement d’une épaisseur inférieure à 1 µm) sur l’ensemble de la surface diélectrique et à l’intérieur des microvias percés au laser, créant ainsi une couche d’amorçage conductrice essentielle.
- Application de photorésine à film sec et lithographie
Une résine photosensible à film sec hautement sensible est laminée sur la couche d'amorçage en cuivre sans courant qui vient d'être déposée. À l'aide d'un système d'imagerie directe au laser (LDI) de haute précision ou d'un équipement de lithographie par stepper spécialisé, le motif du circuit est exposé sur la résine. La résine non exposée est éliminée par développement chimique, révélant la couche de base en cuivre sous-jacente uniquement dans les canaux précis où les pistes conductrices et les pastilles de via sont nécessaires.
- Traitement de surface et gravure (mSAP)
Le panneau est immergé dans un bain de cuivrage électrolytique. La résine photosensible à film sec agissant comme un isolant électrique, le cuivre ne se dépose qu’à l’intérieur des canaux développés et dans les microvias, permettant ainsi d’obtenir l’épaisseur de piste requise. Cette étape est au cœur du procédé mSAP. Une fois la galvanoplastie terminée, le film de résine photosensible restant est éliminé par décapage chimique. Enfin, un procédé de gravure flash hautement contrôlé est utilisé pour retirer la couche d'amorçage de cuivre sans courant ultra-fine située entre les pistes, isolant ainsi les circuits sans altérer le profil rectangulaire des lignes nouvellement plaquées.
- Application du masque de soudure
Un masque de soudure liquide photo-imageable (LPSM) spécialisé et à haute résolution est appliqué sur les surfaces extérieures du substrat fini. Elle est exposée et développée de manière à ne créer des ouvertures qu'aux endroits où se fixeront les bosses de la puce en silicium et les billes de soudure BGA de la carte mère. Cette couche protège le reste des pistes ultra-fines contre l'oxydation, la contamination et la formation de ponts de soudure lors de l'assemblage.
- Finition de la surface
Les pastilles de cuivre exposées doivent être protégées contre l'oxydation afin de garantir une excellente soudabilité lors du processus final d'assemblage des circuits intégrés. Parmi les finitions de surface haute performance couramment utilisées pour les substrats de circuits intégrés, on trouve le nickel chimique, le palladium chimique et l’or par immersion (ENEPIG), les agents organiques de préservation de la soudabilité (OSP) ou l’étain par immersion, choisis en fonction des exigences métallurgiques spécifiques des bosses de la puce.
- Inspection et essais
Le panneau de substrats final est soumis à une inspection optique automatisée (AOI) rigoureuse afin de détecter visuellement les courts-circuits microscopiques, les coupures et les déformations des pistes. Des tests électriques par sonde volante ou sur « lit de clous » vérifient la continuité et l’isolation haute tension des réseaux complexes. Enfin, des contrôles métrologiques stricts sont effectués pour s’assurer que chaque substrat reste parfaitement plat et respecte des tolérances de gauchissement très strictes (souvent mesurées en quelques micromètres seulement) avant d’être découpé et expédié vers le site OSAT (assemblage et test de semi-conducteurs externalisés).
La fabrication d'un substrat de circuit intégré de pointe, en particulier d'un substrat ABF à haute densité, est un processus de constitution séquentielle (SBU) extrêmement complexe. Elle repose principalement sur le procédé semi-additif modifié (mSAP) plutôt que sur la gravure soustractive pour obtenir des pistes de cuivre ultra-fines.
Le rôle du mSAP (procédé semi-additif modifié)
Pour bien saisir le passage de la fabrication traditionnelle de circuits imprimés à celle de substrats pour circuits intégrés, il faut comprendre la nécessité du procédé mSAP. Dans un procédé soustractif standard de fabrication de circuits imprimés, une épaisse feuille de cuivre est gravée afin de ne laisser que les pistes fonctionnelles. À mesure que les distances entre les pistes diminuent (en dessous de 40 µm), l'agent de gravure attaque les parois latérales des pistes, créant une section transversale trapézoïdale susceptible d'entraîner une perte importante de signal haute fréquence ou une défaillance structurelle.
Le procédé semi-additif modifié contourne cette limitation en partant d'un diélectrique pratiquement nu, en y ajoutant une couche d'amorçage microscopique, puis en y déposant du cuivre par électrolyse. vers le haut dans un moule en photorésine. L'étape finale de gravure flash ne retire que la couche d'amorçage d'une épaisseur de l'ordre du nanomètre, ce qui permet d'obtenir des pistes de cuivre parfaitement rectangulaires et très fiables, avec des espacements entre les lignes pouvant descendre jusqu'à 5 µm, voire moins. La technologie mSAP constitue le pont technologique fondamental entre les ateliers de fabrication de circuits imprimés à l'échelle macro et les usines de semi-conducteurs à l'échelle nanométrique.
Les techniques d'encapsulation avancées et l'avenir des substrats pour circuits intégrés
Alors que la loi de Moore se heurte à des obstacles physiques et économiques insurmontables, l’industrie des semi-conducteurs s’oriente résolument vers l’intégration hétérogène et les architectures de conditionnement avancées. Au lieu de concevoir une seule puce monolithique massive en silicium, les ingénieurs adoptent des architectures de type « chiplet ». Dans cette approche, plusieurs puces plus petites et spécialisées (telles que des cœurs de processeur, des accélérateurs graphiques, de la mémoire HBM et des contrôleurs d'E/S) sont assemblées sur un seul boîtier.
Ce changement de paradigme impose des exigences sans précédent au substrat des circuits intégrés. Il ne s’agit plus simplement d’un transformateur d’espace passif ; c’est désormais l’épine dorsale active de communication à large bande passante de l’ensemble du système informatique. Les futurs substrats nécessiteront un routage encore plus fin, en utilisant des substrats à pistes intégrées (ETS) où les pistes de cuivre sont directement encastrées dans le diélectrique pour une meilleure intégrité du signal, ainsi que des conceptions sans noyau de plus en plus complexes pour prendre en charge l'alimentation électrique verticale. Alors que les interposeurs en silicium (utilisés dans les boîtiers 2,5D) gèrent actuellement les densités d’interconnexion die-à-die les plus extrêmes, les substrats organiques avancés évoluent rapidement pour offrir une bande passante multi-die similaire à un coût bien moindre. Cela garantit que l’évolution continue des substrats de circuits intégrés restera un facteur clé et une frontière hautement compétitive de l’innovation matérielle pour les décennies à venir.
Foire aux questions (FAQ)
La fonction principale d'un substrat de circuit intégré est de servir d'interface électromécanique essentielle entre un circuit intégré nu (puce) et un circuit imprimé (PCB). Il transpose les pastilles d'entrée-sortie microscopiques et à haute densité de la puce en silicium en pastilles plus grandes et largement espacées, nécessaires au soudage du boîtier sur une carte mère, tout en assurant un soutien structurel, l'acheminement des signaux et une dissipation thermique essentielle.
Bien que les deux utilisent des microvias et des pistes superposées, les substrats de circuits intégrés fonctionnent à une échelle physique nettement plus petite. Les substrats de circuits intégrés nécessitent des largeurs de ligne et des espacements (L/S) allant jusqu’à 5 à 15 micromètres, alors que les circuits imprimés HDI avancés fonctionnent généralement autour de 40 micromètres. De plus, les substrats de circuits intégrés s'appuient sur des matériaux organiques spécialisés tels que la résine ABF et recourent à des procédés semi-additifs modifiés (mSAP) plutôt qu'aux stratifiés FR4 standard et à la gravure soustractive.
ABF est l'acronyme d'« Ajinomoto Build-up Film ». Il s'agit d'une résine diélectrique hautement spécialisée à base d'époxy, se présentant sous forme de film, qui permet un laminage séquentiel sans avoir recours au renforcement traditionnel par fibre de verre. Elle revêt une importance cruciale, car sa structure homogène permet un perçage au laser d’une précision exceptionnelle des microvias ainsi que la gravure de lignes de cuivre ultra-fines, deux exigences strictes pour les processeurs flip-chip haute performance et les architectures chiplet.
Le mSAP est une technique avancée de dépôt électrochimique. Au lieu de graver une épaisse couche de cuivre pour former des pistes (méthode soustractive), le mSAP part d’une couche d’amorçage en cuivre très fine. Un moule en photorésine est appliqué, puis le cuivre est déposé par électrolyse *vers le haut* pour former les pistes denses. Une dernière gravure rapide et brève élimine la fine couche d'amorçage entre les lignes, ce qui permet d'obtenir des pistes rectangulaires d'une grande précision, impossibles à réaliser structurellement avec la gravure standard des circuits imprimés.
Les substrats sans noyau gagnent rapidement des parts de marché importantes, en particulier dans les applications à haute vitesse et haute fréquence telles que les modules RF 5G et les processeurs mobiles avancés, car ils permettent d’obtenir des boîtiers beaucoup plus fins et une intégrité de signal supérieure. Cependant, les substrats traditionnels à âme restent indispensables pour les puces de serveurs de calcul haute performance (HPC) de grande envergure, qui nécessitent une rigidité structurelle extrême afin d’éviter la fissuration des puces et le gauchissement des boîtiers lors de l’assemblage. À l’avenir, ces deux technologies coexisteront en fonction des applications spécifiques et des exigences thermomécaniques.