Dans la plupart des projets, les ingénieurs ne passent pas à un circuit imprimé à 12 couches simplement parce qu'ils veulent plus de couches de routage. La vraie raison est que l'intégrité du signal, la stabilité de l'alimentation, la complexité du découpage des BGA ou le contrôle des interférences électromagnétiques ont déjà atteint les limites d'un circuit imprimé à 8 ou 12 couches. Empilage de 10 couches.
Cette situation est particulièrement fréquente dans les plates-formes FPGA, les systèmes informatiques industriels, les modules d'intelligence artificielle, le matériel de télécommunication et les dispositifs embarqués à grande vitesse. Lorsque le routage DDR, les paires différentielles, les plans d'alimentation, le blindage et les contraintes thermiques commencent à se disputer l'espace, les cartes des couches inférieures deviennent de plus en plus difficiles à gérer.
Nous observons souvent ce phénomène lors des examens DFM. Le schéma peut être correct, mais la structure de l'empilage elle-même crée des risques de fabrication ou des risques électriques plus tard dans la production.
Un circuit imprimé à 12 couches bien conçu ne consiste pas seulement à ajouter des couches. Il s'agit de créer une structure électrique stable capable de supporter des signaux à grande vitesse, de maintenir des chemins de retour propres, de réduire les interférences électromagnétiques et de rester mécaniquement fiable après de multiples cycles thermiques.
Pour les entreprises qui développent des cartes multicouches avancées, nos principales Fabrication de circuits imprimés multicouches couvre également des capacités supplémentaires d'empilage et de fabrication.
Table des matières
Pourquoi les ingénieurs adoptent-ils un circuit imprimé à 12 couches ?
Dans les environnements de production réels, le passage de 10 à 12 couches se fait généralement pour trois raisons :
- Le routage des BGA à nombre de broches élevé devient encombré
- Les couches de référence de l'alimentation et de la terre ne sont plus suffisantes
- Des problèmes d'intégrité du signal apparaissent pendant les essais
De nombreux processeurs et FPGA modernes nécessitent des plans de référence dédiés pour un contrôle stable de l'impédance. Si vous forcez tout le routage en moins de couches, vous obtenez souvent des chemins de retour divisés, trop de vias, de la diaphonie et un comportement d'impédance instable.
Après un examen approfondi de plusieurs projets de réseaux et de contrôleurs industriels, il est devenu évident que le principal problème n'était pas la densité de routage elle-même, mais plutôt la continuité insuffisante du plan de référence sous des paires différentielles à grande vitesse.
Lorsque les débits de données augmentent, l'empilement devient partie intégrante de la conception électrique, et non plus seulement de la structure de fabrication.
Stratégie d'empilage typique d'un circuit imprimé à 12 couches
Il n'existe pas d'empilage universel de 12 couches. La structure correcte dépend fortement des éléments suivants
- Vitesse du signal
- Densité des BGA
- Epaisseur du panneau
- Cibles d'impédance
- Exigences en matière de distribution d'énergie
- Objectifs de performance en matière d'IEM
Mais dans la pratique, les empilages symétriques sont toujours privilégiés car ils réduisent les déformations lors de la stratification et de la refusion.
L'approche la plus courante est la suivante :
CoucheFonctionL1SignalL2GroundL3Signal haute vitesseL4SignalL5PowerL6GroundL7GroundL8PowerL9SignalL10Signal haute vitesseL11GroundL12Signal
Cette structure permet aux couches à haute vitesse de rester à proximité des plans de référence solides, ce qui permet de maintenir une distribution de puissance relativement stable.
Pour les cartes plus épaisses à 12 couches, les ingénieurs doivent également prêter attention à l'équilibre de la résine et à la répartition du cuivre. Une densité de cuivre inégale d'une couche à l'autre est l'une des causes les plus fréquentes de torsion et de gauchissement de la carte après l'assemblage.
Le contrôle de l'impédance est généralement le véritable défi
De nombreux clients pensent que le contrôle de l'impédance consiste principalement à calculer la largeur de la trace. En pratique, la cohérence de l'empilage est souvent la partie la plus difficile.
Par exemple, la modification des combinaisons de pré-imprégnés de 1080 à 2116 pourrait affecter l'impédance suffisamment pour nécessiter des ajustements de la largeur de la ligne.
Pour les conceptions à 12 couches à grande vitesse, plusieurs facteurs interagissent simultanément :
- Rugosité du cuivre
- Effet de trame de verre
- Tolérance sur l'épaisseur du diélectrique
- Compensation de la gravure
- Flux de résine pendant la stratification
- Continuité du plan de référence
Nous conseillons généralement de maintenir les paires différentielles à grande vitesse entre des références de masse solides, plutôt que de les acheminer à côté de plans de puissance divisés. Ceci est particulièrement important pour les cartes multicouches épaisses, où le contrôle de la discontinuité de la voie de retour peut devenir plus difficile.
Pour les applications PCIe, DDR ou SerDes, un perçage arrière peut également s'avérer nécessaire pour réduire les effets de stub via.
Cela devient d'autant plus important que la vitesse des signaux dépasse les fréquences de contrôle industriel traditionnelles.
La conception de Via commence à affecter le rendement bien plus tôt que prévu
Une chose que beaucoup d'ingénieurs sous-estiment sur les cartes à 12 couches est la complexité de la structure.
Pour de nombreux produits industriels, une structure à trous traversants standard reste l'option la plus fiable et la plus rentable. Cependant, dès que de grands BGA sont introduits, les vias aveugles et les vias enterrés deviennent rapidement nécessaires.
Cela entraîne des considérations supplémentaires en matière de fabrication :
- Pelliculage séquentiel
- Précision du perçage au laser
- Tolérance d'enregistrement
- Fiabilité du remplissage du cuivre
- Résistance du CAF
- Limitations du rapport d'aspect
Par exemple, un panneau épais de 12 couches avec de petites tailles de perçage mécanique peut facilement dépasser les rapports d'aspect recommandés. Si vous allez trop loin dans le perçage, les parois des trous et le placage ne résisteront pas à l'épreuve du temps.
Dans certains projets de télécommunications et de serveurs, nous avons constaté des problèmes de fiabilité causés non pas par la disposition elle-même, mais par des dimensions de via qui étaient trop optimisées et qui repoussaient trop loin les limites de la fabrication.
Si des structures HDI sont nécessaires, nos Fabrication de circuits imprimés HDI La page sur les capacités explique les options de processus supplémentaires.
La sélection des matériaux est plus importante pour les panneaux à 12 couches
Pour les cartes à couches inférieures, le FR4 standard est généralement suffisant.
Le comportement du matériau devient beaucoup plus visible sur les circuits imprimés à 12 couches, car le circuit imprimé subit de multiples cycles de laminage et des contraintes thermiques plus élevées pendant l'assemblage.
Les matériaux à haute Tg sont souvent préférés pour les applications industrielles et automobiles car ils améliorent la stabilité dimensionnelle pendant les cycles thermiques.
Lorsque la perte d'insertion commence à affecter la performance du signal, les matériaux à faible perte deviennent importants pour les systèmes à grande vitesse.
Les combinaisons de matériaux les plus courantes sont les suivantes
- FR4 Tg170
- Série Panasonic Megtron
- Stratifiés à faible perte Isola
- Les piles hybrides de Rogers
Le choix des matériaux a également une incidence directe :
- Stabilité de l'impédance
- Extension de l'axe Z
- Résistance du CAF
- Risque de décollement
- Qualité du forage
Dans la production réelle, le choix d'une mauvaise combinaison de pré-imprégnés peut causer plus de problèmes que le choix d'un mauvais poids de cuivre.
La stabilité de la stratification est l'un des plus grands risques de fabrication
Un circuit imprimé à 12 couches n'est pas fabriqué de la même manière qu'un simple circuit multicouche.
Plus il y a de couches, plus le processus est sensible :
- Flux de résine
- Paramètres du cycle de la presse
- Alignement des couches
- Expansion des matériaux
- Traitement à l'oxyde de la couche interne
- Équilibrage du cuivre
C'est pourquoi les fabricants de circuits imprimés multicouches expérimentés consacrent beaucoup de temps à l'examen de la symétrie de l'empilage avant le début de la production.
Un mauvais contrôle de la stratification peut entraîner :
- Décollement
- Formation du vide
- Déformation excessive
- Fissuration du fût
- Manque de résine
Dans les secteurs à haute fiabilité tels que les télécommunications et l'électronique aérospatiale, les défauts de laminage, même mineurs, peuvent finir par entraîner des défaillances sur le terrain en cas de cycles thermiques de longue durée.
L'examen DFM devient essentiel pour les projets de circuits imprimés à 12 couches
L'un des problèmes les plus fréquents que nous rencontrons est celui des conceptions électriquement fonctionnelles, mais difficiles à fabriquer de manière cohérente.
En voici quelques exemples :
- Distribution extrêmement inégale du cuivre
- Densité excessive de via sous les zones BGA
- Anneaux annulaires trop fins
- Jeu serré entre le foret et le cuivre
- Traces d'impédance traversant des plans divisés
- Vias empilés sans capacité de remplissage suffisante
Pour les projets multicouches complexes, une révision DFM devrait être effectuée avant la version Gerber finale, plutôt qu'après l'apparition de problèmes de fabrication. Des modifications, même mineures, de la stratégie d'empilage ou de routage peuvent considérablement améliorer le rendement de la fabrication et la fiabilité à long terme.
Ourt3 : Service de conception de circuits imprimés travaille souvent avec les clients à ce stade pour optimiser la fabricabilité avant le début de la production.
Où les circuits imprimés à 12 couches sont couramment utilisés
Aujourd'hui, les circuits imprimés à 12 couches sont largement utilisés dans les systèmes où la stabilité électrique et la densité de routage sont toutes deux essentielles.
Les applications typiques sont les suivantes
- Plates-formes de développement FPGA
- Contrôleurs d'automatisation industrielle
- Matériel informatique pour l'IA
- Infrastructure de télécommunications
- Systèmes d'imagerie médicale
- Électronique radar pour l'automobile
- Plates-formes informatiques embarquées
- Équipement de réseau à haut débit
Par rapport aux cartes à couches inférieures, une structure à 12 couches correctement conçue offre une meilleure suppression des interférences électromagnétiques, des plans de référence plus propres et un comportement plus prévisible des signaux.
FAQ
R : La plupart des circuits imprimés à 12 couches se situent entre 1,6 mm et 3,2 mm, en fonction du poids du cuivre, des exigences d'impédance et de la conception de la structure d'interconnexion.
R : Non. De nombreuses cartes à 12 couches utilisent encore des structures à trous traversants standard. L'IDH devient nécessaire principalement lorsque la densité des BGA ou les contraintes de routage augmentent de manière significative.
R : Dans la production pratique, la stabilité de la stratification et la cohérence de l'impédance sont généralement plus difficiles à obtenir que le routage.
R : Pour de nombreuses applications industrielles, oui. Toutefois, les systèmes à grande vitesse ou exigeant des conditions thermiques particulières peuvent nécessiter des matériaux à haute Tg ou à faible perte.
R : Les principales raisons de l'augmentation des coûts sont les cycles de laminage supplémentaires, les tolérances d'enregistrement plus strictes, la complexité accrue du perçage, les tests d'impédance et les marges de rendement de fabrication plus faibles.