Alors que les appareils électroniques poursuivent leur marche inexorable vers la miniaturisation et des performances toujours plus élevées, la conception des circuits imprimés (PCB) est devenue de plus en plus complexe. La technologie d’interconnexion haute densité (HDI) est le pilier de l’électronique moderne ; elle permet le routage de composants à pas fin, tels que les puces BGA (Ball Grid Array) et les systèmes sur puce (SoC) hautement intégrés. Au cœur de la fabrication des circuits imprimés HDI se trouvent les microvias : des trous percés au laser, d'un diamètre généralement inférieur ou égal à 6 mils (150 micromètres), qui relient des couches adjacentes ou très rapprochées. En savoir plus sur Technologie M-SAP : atteindre une largeur de ligne et un espacement inférieurs à 25 microns pour l'électronique de nouvelle génération.
Lors du routage de structures HDI multicouches, les ingénieurs doivent traverser plusieurs couches diélectriques pour atteindre les canaux de routage internes. Cela nécessite l'utilisation de plusieurs microvias successifs. La disposition structurelle de ces microvias successifs se divise en deux catégories principales : les microvias empilés et les microvias décalés. En savoir plus sur Circuits imprimés en céramique : circuits imprimés en céramique à base d'alumine ou de nitrure d'aluminium (AlN) pour les températures extrêmes.
Le choix entre une architecture de microvias empilés et une architecture de microvias décalés ne se résume pas à une simple question de commodité de routage ; il s'agit d'une décision technique cruciale qui détermine la fabricabilité, l'intégrité du signal et la fiabilité thermomécanique à long terme du produit final. Cet article explore les différences techniques entre les microvias empilés et décalés, en présentant les règles de conception, les enjeux de fiabilité et les considérations de fabrication essentielles pour les équipes d'ingénierie B2B développant du matériel critique. En savoir plus sur Laminage séquentiel : maîtriser le processus de fabrication des cartes HDI, quelle que soit le nombre de couches.
Table des matières
Comprendre les architectures de microvias dans les circuits imprimés HDI
Pour bien comprendre les compromis de conception, il est nécessaire de définir au préalable les configurations physiques de ces deux types de vias dans le cadre de la stratification séquentielle, processus par lequel les circuits imprimés HDI sont fabriqués couche par couche. En savoir plus sur Composants embarqués : miniaturisation des appareils IoT grâce aux composants embarqués sur circuits imprimés.
Microvias empilés
On parle de structure de microvias empilés lorsque plusieurs microvias percés au laser sont alignés exactement les uns au-dessus des autres le long de l'axe Z, reliant ainsi trois couches ou plus selon un tracé vertical droit. Par exemple, un microvia reliant la couche 1 à la couche 2 est placé directement au-dessus d'un microvia reliant la couche 2 à la couche 3.
Le principal avantage des microvias empilés réside dans leur gain de place. Comme ils occupent exactement les mêmes coordonnées X-Y sur plusieurs couches, ils n’occupent qu’un minimum d’espace sur le circuit imprimé. Cela les rend particulièrement intéressants pour le routage à partir de composants extrêmement denses, tels que les BGA à pas de 0,4 mm, où les voies de contournement sont très limitées. De plus, du point de vue de l’intégrité du signal, une structure empilée parfaitement verticale minimise les branches capacitives et offre un chemin direct à faible inductance pour les signaux à haute vitesse.
Cependant, pour créer une structure empilée, la microvia sous-jacente doit être entièrement remplie de cuivre déposé par galvanoplastie afin d’offrir une surface plane, solide et régulière sur laquelle la via suivante pourra être percée et plaquée. C’est précisément cette conception à pilier de cuivre massif qui est à l’origine des problèmes de fiabilité.
Microvias décalés
Dans une architecture à microvias décalés, les microvias reliant des couches successives sont physiquement décalés les uns par rapport aux autres dans le plan X-Y. Par exemple, la microvia reliant la couche 1 à la couche 2 aboutira sur un plot de capture, tandis que la microvia reliant la couche 2 à la couche 3 partira d’un emplacement différent sur ce même plot de la couche 2 (ou d’une piste connectée), pour descendre vers la couche suivante.
Cette configuration nécessite un peu plus d'espace sur le circuit imprimé, car les pastilles de capture des vias séquentiels ne se superposent pas parfaitement. Cependant, ce décalage géométrique modifie intrinsèquement la répartition des contraintes au sein du circuit imprimé lors des cycles thermiques. Comme les vias ne sont pas alignés en une seule colonne verticale, le via sous-jacent n’a pas nécessairement besoin d’être entièrement rempli de cuivre massif (bien que ce soit souvent le cas pour d’autres raisons liées au processus), et les vecteurs de contrainte sont répartis latéralement sur les interfaces entre le diélectrique et le cuivre, plutôt que d’être concentrés en un seul point de l’axe Z sur plusieurs couches.
Fiabilité thermomécanique : un facteur clé de différenciation
La différence fondamentale entre les microvias empilés et décalés réside dans leur fiabilité thermomécanique, notamment lors des profils de refusion de soudure sans plomb (qui peuvent dépasser 250 °C) et des cycles thermiques environnementaux à long terme.
Les circuits imprimés sont des structures composites constituées de cuivre et de matériaux diélectriques (tels que le FR4, le polyimide ou les stratifiés avancés à haute vitesse). Ces matériaux présentent des coefficients de dilatation thermique (CTE) très différents. Le cuivre se dilate d'environ 16 à 18 ppm/°C, tandis que le diélectrique FR4 standard se dilate de 50 à 70 ppm/°C selon l'axe Z (au-delà de la température de transition vitreuse, Tg, cette dilatation est encore plus importante).
Lorsqu'un circuit imprimé HDI subit une variation thermique, le matériau diélectrique se dilate nettement plus selon l'axe Z que les vias en cuivre. Cela entraîne une forte déformation selon l'axe Z.
Dans les microvias empilés, cette contrainte se concentre entièrement le long de l’axe vertical unique du pilier en cuivre. Le maillon faible de cette structure est généralement l’interface entre le plot cible et le fond du via plaqué, souvent appelée « interface de séparation du plot cible ». Si la contrainte dépasse la résistance à la traction de cette interface cuivre électroplaqué/cuivre chimique, une microfissure se forme, entraînant un circuit ouvert. L’IPC (Association Connecting Electronics Industries) a publié de nombreux avertissements et addenda, notamment dans la norme IPC-6012E, soulignant les risques inhérents aux microvias empilés en matière de fiabilité, en particulier lors de l’empilement de trois couches ou plus (par exemple, les structures HDI 3-N-3).
À l’inverse, les microvias décalés permettent de découpler cette contrainte sur l’axe Z. Les vias étant décalés, la dilatation du matériau diélectrique selon l’axe Z ne peut pas s’exercer sur un seul pilier de cuivre continu. La contrainte est dissipée par les pastilles de capture intermédiaires et le diélectrique environnant. Les données empiriques et les essais de choc thermique hautement accélérés (HATS) démontrent systématiquement que les configurations de microvias décalés résistent à un nombre nettement plus élevé de cycles thermiques avant défaillance que leurs homologues empilés. Pour les applications à haute fiabilité — telles que l’aérospatiale, les systèmes ADAS (systèmes avancés d’aide à la conduite) dans l’automobile et les dispositifs médicaux —, les microvias décalés sont largement privilégiés.
Règles de conception pour les microvias empilés
Si la densité des pistes impose le recours à des microvias empilés, des règles de conception strictes doivent être appliquées afin de limiter les risques liés à la fiabilité.
- Via Filling : Les vias empilées doivent impérativement faire l'objet d'un placage de cuivre « de bas en haut » afin de garantir une structure en cuivre solide et exempte de vides. Tout vide ou creux dans la via sous-jacente entraînera des défauts de placage et des concentrations de contraintes dans la via empilée suivante.
- Format d'image : Le rapport de format (rapport entre l'épaisseur diélectrique et le diamètre du trou percé) de chaque microvia devrait idéalement être maintenu en dessous de 0,8:1, et de préférence plus proche de 0,5:1. Les vias moins profonds sont plus faciles à plaquer de manière fiable et présentent des concentrations de contraintes plus faibles.
- Limiter la pile : Évitez d'empiler plus de deux microvias (par exemple, L1-L2, L2-L3). L'empilement de trois microvias ou plus augmente de manière exponentielle le risque de séparation des pastilles cibles.
- Dimensionnement des patins et des bagues annulaires : Veillez à conserver des pastilles de capture et de cible robustes. Bien que la technologie HDI implique l'utilisation de pastilles de petite taille, une réduction trop importante de la pastille cible diminue la surface disponible pour la liaison métallurgique, ce qui affaiblit la structure du via.
- Sélection des matériaux : Utiliser des matériaux diélectriques à Tg élevée et à faible CTE. La réduction de la dilatation volumétrique du système de résine environnant constitue le moyen le plus efficace de réduire les contraintes exercées sur la structure des vias en cuivre.
Règles de conception pour les microvias décalés
La conception avec des microvias décalés implique de gérer la géométrie de décalage afin de garantir la fabricabilité et les performances électriques.
- Décalage minimal entre les rangées : La dimension critique correspond à la distance entre le centre du via supérieur et celui du via inférieur. Une règle standard du secteur stipule que ce décalage doit être au moins égal au diamètre du microvia, majoré d'une marge de sécurité afin d'éviter toute rupture.
- Décalage tangentiel vs décalage séparé : Les vias peuvent être décalées de manière à ce que leurs trous percés soient tangents (se touchant au niveau du bord) ou totalement séparés. Les vias totalement séparées (dont les bords percés ne se chevauchent pas selon l'axe Z) sont généralement privilégiées pour des raisons de fiabilité, car les vias tangentes peuvent tout de même entraîner des concentrations de contraintes localisées.
- Impact sur le canal de routage : Les concepteurs doivent tenir compte de l'empreinte composite plus importante d'une structure décalée. Cela nécessite une planification minutieuse du fan-out sous les BGA à haute densité afin de s'assurer que les pastilles décalées ne bloquent pas les canaux de routage adjacents sur les couches internes.
- Appariement des paires de couches : Le laminage séquentiel nécessite que certaines paires de couches soient traitées ensemble. Lors de la conception de vias décalés, veillez à ce que le schéma de décalage corresponde aux cycles de laminage prévus par le fabricant.
Comment choisir la bonne structure de microvias (guide étape par étape)
Respectez ces règles techniques.
- Évaluer les exigences en matière de densité de routage
Commencez par analyser le pas des broches et le nombre de broches d'entrée/sortie de vos composants les plus complexes. Déterminez si la très haute densité de microvias empilés est strictement nécessaire pour respecter l'empreinte du composant. Si le routage peut être réalisé à l'aide de vias décalés sans ajouter de couches de signal superflues, les vias décalés doivent constituer le choix par défaut.
- Analyser l'environnement opérationnel
Évaluez les exigences en matière de cycles thermiques tout au long du cycle de vie, les plages de températures extrêmes de fonctionnement et la durée de vie prévue du produit. Pour les applications exposées à des environnements hostiles, aux conditions sous le capot d’un véhicule automobile ou à des profils aérospatiaux exigeants, il convient de privilégier la robustesse thermomécanique des microvias décalés plutôt que le gain de place offert par les architectures empilées.
- Consultez votre fabricant de circuits imprimés
Avant de finaliser un empilement, consultez le fabricant de circuits imprimés que vous avez choisi. Vérifiez ses capacités spécifiques en matière de précision de perçage au laser, de cycles de stratification séquentiels et de contrôles de processus garantissant un remplissage du cuivre sans vides. L'historique de rendement d'un fabricant peut fortement influencer le choix entre une conception empilée et une conception décalée.
- Effectuer une analyse de l'intégrité du signal
Simulez les chemins de signal à haut débit, en particulier ceux dépassant 10 Gbps, afin de vous assurer que la structure de vias choisie n'introduit pas de discontinuités d'impédance inacceptables. Si les vias empilés offrent un chemin électrique légèrement plus court, les vias décalés peuvent souvent être optimisés grâce à une conception minutieuse des pastilles et à une gestion rigoureuse du plan de référence, afin de respecter des objectifs stricts en matière d'intégrité du signal.
- Finaliser l'empilement et le routage
Mettez en œuvre la conception en utilisant des microvias décalés comme méthode par défaut afin d'assurer une fiabilité maximale. N'utilisez les microvias empilés que dans les zones spécifiques et localisées où les contraintes de routage imposent impérativement leur utilisation, ce qui permettra de réduire au minimum le profil de risque global de l'assemblage du circuit imprimé.
Le choix entre une configuration empilée et une configuration en quinconce nécessite une approche systématique, permettant de concilier les besoins électriques avec la facilité de fabrication et la fiabilité à long terme.
Défis liés à la fabrication et implications en termes de coûts
Les procédés de fabrication des cartes HDI sont, par nature, plus complexes et plus coûteux que ceux des circuits imprimés multicouches standard en raison du laminage séquentiel. Chaque cycle de sous-assemblage nécessite la formation d'images sur les couches internes, la gravure, le laminage, le perçage au laser, le dégraissage et le placage.
Les microvias empilés entraînent une augmentation des coûts, principalement en raison des produits chimiques de placage spécialisés et du temps supplémentaire nécessaire pour obtenir un remplissage en cuivre sans vides. Le placage « bottom-up » est un procédé plus lent que le placage conforme standard. De plus, si la via supérieure d’une pile est légèrement décalée par rapport à la via inférieure, le perçage au laser peut endommager le bord du pilier de cuivre sous-jacent, entraînant des défauts de placage immédiats ou des défauts de fiabilité latents.
Les microvias décalés permettent d'assouplir l'exigence stricte d'un remplissage en cuivre massif parfaitement plat (même si cela reste la norme dans de nombreuses usines de fabrication haut de gamme). L'assouplissement des tolérances d'alignement sur l'axe Z améliore les rendements de fabrication. Comme elles sont moins sujettes à des défaillances catastrophiques lors des contraintes thermiques de l'assemblage (reflow), le rendement global de la carte assemblée est souvent plus élevé, ce qui compense la légère perte d'encombrement.
En conclusion, si les microvias superposés constituent la solution ultime pour une miniaturisation extrême, ils exigent un respect rigoureux des spécifications de conception, des matériaux haut de gamme et des capacités de fabrication d'élite pour résister aux contraintes thermiques. Les microvias décalés offrent une architecture plus robuste et plus tolérante, qui devrait constituer le choix privilégié pour les conceptions techniques B2B où la fiabilité à long terme est primordiale.
Foire aux questions (FAQ)
La principale cause de défaillance des microvias empilés est la fatigue thermomécanique provoquée par l'incompatibilité des coefficients de dilatation thermique (CTE) entre le placage de cuivre et le matériau diélectrique lors des cycles thermiques, ce qui entraîne la séparation des pastilles cibles ou la fissuration des barillets.
Oui, il est courant de combiner ces deux architectures sur un même circuit imprimé à interconnexion haute densité (HDI). Les concepteurs ont souvent recours à des microvias décalés pour la majeure partie du routage afin d'optimiser la fiabilité, et réservent les microvias empilés exclusivement aux zones situées sous les composants à pas fin, où l'espace disponible pour le routage est extrêmement limité.
Tout à fait. Le choix d'un matériau diélectrique présentant une température de transition vitreuse (Tg) élevée et un faible coefficient de dilatation thermique (CTE) réduit considérablement les contraintes exercées sur les structures de microvias lors des variations thermiques, améliorant ainsi la fiabilité globale du circuit imprimé.
Ce n'est pas toujours le cas, mais elles offrent souvent un meilleur rendement. Bien que les deux nécessitent un laminage séquentiel, les microvias décalés sont moins sensibles aux erreurs de repérage microscopiques et n'exigent pas impérativement le placage de cuivre « bottom-up » sans vide, coûteux et chronophage, requis pour les vias empilés. Cela se traduit généralement par des rendements de fabrication plus élevés et une réduction des coûts globaux liés aux rebuts.