جدول المحتويات
مقدمة إلى تحديات سلامة الإشارة في PCIe من الجيل السادس
يُشكل الانتقال إلى الجيل السادس من معيار «توصيل المكونات الطرفية السريع» (PCIe) تحديات غير مسبوقة في تصميم لوحات الدوائر المطبوعة (PCB) عالية السرعة. يعمل PCIe من الجيل السادس بسرعة 64 جيجا نقل في الثانية (GT/s) ويستخدم إشارات تعديل سعة النبضة ذات المستويات الأربعة (PAM4)، مما يتطلب إدارة صارمة لسلامة الإشارة (SI). يقوم PAM4 بترميز بتين لكل رمز باستخدام أربعة مستويات جهد، مما يقلل بشكل كبير من نسبة الإشارة إلى الضوضاء (SNR) وارتفاع العين مقارنةً بإشارات عدم العودة إلى الصفر (NRZ) المستخدمة في الأجيال السابقة.
في بيئة الترددات العالية والهوامش المنخفضة هذه، يمكن حتى لعدم تطابق الطور بمقدار بيكو ثانية واحدة بين المسارين الموجب (P) والسالب (N) في الزوج التفاضلي أن يؤدي إلى انهيار مخطط عين الإشارة تمامًا. ويؤدي هذا التباين في الطور، الذي يُشار إليه عادةً باسم الانحراف (skew)، إلى تحويل الوضع التفاضلي إلى الوضع المشترك، وزيادة التداخل الكهرومغناطيسي (EMI)، وظهور رنينات خسارة الإدخال المدمرة. لضمان تدريب قوي للوصلة ومعدلات خطأ بت منخفضة (BER)، يجب على مهندسي لوحات الدوائر المطبوعة (PCB) تنفيذ استراتيجيات صارمة لتعويض الانحراف، مع التركيز بشكل خاص على التخفيف من تأثير نسج الألياف (FWE) وتنفيذ بروتوكولات دقيقة لمطابقة الأطوال.
فهم الانحراف في أزواج التمايز عالية السرعة
يتجلى الانحراف في أزواج التمايز في شكلين أساسيين: الانحراف داخل الزوج والانحراف بين الأزواج. بالنسبة للوصلات التسلسلية مثل PCIe Gen 6، التي تتضمن استعادة التوقيت داخل دفق البيانات، يُعد الانحراف داخل الزوج هو المعلمة الأكثر أهمية التي يجب التحكم فيها.
الانحراف داخل الزوج (الانحراف داخل الزوج الواحد)
الانحراف داخل الزوج هو الفرق في تأخير الانتشار بين المسارين غير العاكس والعاكس لزوج تفاضلي واحد. من الناحية المثالية، يجب أن تصل الإشارات التي يتم إرسالها في وقت واحد إلى جهاز الاستقبال في نفس اللحظة بالضبط وبفارق طور يبلغ 180 درجة. وعندما يحدث الانحراف، لا تعود الإشارات تلغي بعضها البعض بشكل كامل. ينتج عن هذا الاختلال تحويل جزء من الإشارة التفاضلية إلى إشارة في الوضع المشترك. وتُعد إشارات الوضع المشترك غير مرغوب فيها على الإطلاق، حيث إنها لا تستفيد من مناعة الإشارات التفاضلية ضد الضوضاء، وتزيد من انبعاثات التداخل الكهرومغناطيسي (EMI)، وتسبب انخفاضات رنينية في منحنى خسارة الإدخال التفاضلية (SDD21). بالنسبة لـ PCIe Gen 6، عادةً ما يكون إجمالي هامش الانحراف المسموح به بين الزوجين عبر القناة بأكملها في حدود بضعة بيكو ثوانٍ.
العوامل المساهمة في الانحراف
هناك عدة عوامل تسهم في حدوث انحراف بين الزوجين في مسار الأسلاك على لوحات الدوائر المطبوعة:
– التوجيه غير المتماثل: تباين أطوال المسارات بسبب الانحناءات غير المعوضة، أو الثقوب الموصلة، أو توزيعات المكونات.
– تنويعات نسج الزجاج: التباينات الدقيقة في مواد الركيزة الخاصة بالدوائر المطبوعة (PCB).
– خشونة سطح النحاس: التباينات في الخصائص الفيزيائية لخط النحاس، على الرغم من أنها عادةً ما تكون عاملاً ثانويًّا بالنسبة للطور.
– الانقطاعات في الموصلات والحاويات: أشكال توزيع أطراف التوصيل التي تؤدي بطبيعتها إلى اختلافات في الطول.
شرح تأثير نسج الألياف (FWE)
في تصنيع لوحات الدوائر المطبوعة (PCB) عالية السرعة، تتكون المادة العازلة عادةً من مصفوفة تقوية من الألياف الزجاجية مشبعة براتنج إيبوكسي (مثل مواد FR4 أو Megtron أو Rogers). توفر الألياف الزجاجية الصلابة الهيكلية، بينما يعمل الراتنج كمواد رابطة. ومع ذلك، تتميز هاتان المادتان بثوابت عازلة (Dk) مختلفة بشكل كبير. وعادةً ما تتمتع الألياف الزجاجية بثابت عازل أعلى (حوالي 6.0) مقارنةً بالراتنج المحيط بها (حوالي 3.0).
الاختلال العازل المجهري
عند توجيه أزواج التمايز عبر هذه الركيزة غير المتجانسة، يصبح المحاذاة الفيزيائية للمسارات بالنسبة لنسيج الزجاج متغيرًا حاسمًا. فإذا تم توجيه المسار الموجب لزوج تفاضلي مباشرةً فوق حزمة زجاجية كثيفة بينما تم توجيه المسار السالب فوق فجوة غنية بالراتنج (الـ«نافذة»)، فستتعرض الإشارتان لثوابت عازلة فعالة مختلفة.
ونظرًا لأن سرعة انتشار الإشارة الكهرومغناطيسية تتناسب عكسيًّا مع الجذر التربيعي للثابت العازل الكهربائي، فإن الإشارة التي تنتقل عبر حزمة الزجاج ذات الثابت العازل الكهربائي (Dk) الأعلى ستنتشر بسرعة أبطأ من الإشارة التي تنتقل عبر الفجوة المصنوعة من الراتينج ذات الثابت العازل الكهربائي (Dk) الأقل. يؤدي هذا التباين في السرعة إلى اختلاف في تأخير الانتشار، مما يولد انحرافًا داخل الزوج مستقلًا تمامًا عن الطول الفعلي للمسار. تُعرف هذه الظاهرة باسم «تأثير نسج الألياف» (FWE).
عند ترددات نايكويست البالغة 32 جيجاهرتز لـ PCIe Gen 6، يمكن حتى لأي انحراف طفيف ناجم عن FWE أن يستنفد ميزانية الأخطاء بالكامل. وتتميز أنماط النسج الزجاجية القياسية، مثل 106 أو 1080، بوجود فجوات واضحة بين الحزم، مما يجعلها معرضة بشدة لتأثير FWE.
استراتيجيات التخفيف من آثار ظاهرة «FWE»
للتعامل مع مشكلة FWE في تصميمات PCIe من الجيل السادس، يجب على مهندسي لوحات الدوائر المطبوعة (PCB) استخدام إحدى التقنيات التالية أو مزيج منها: اعرف المزيد عن حشو الفراغات تحت رقاقة BGA: تعزيز موثوقية لوحات الدوائر المطبوعة (PCBA) في مواجهة الصدمات الميكانيكية والضغوط الحرارية.
- الزجاج المُمدَّد ميكانيكيًّا: استخدام طبقات متطورة تتميز بخيوط زجاجية ممددة أو مسطحة ميكانيكيًا (مثل أنماط النسيج 1078 و1086 و2116 و3313). تعمل أنماط النسيج هذه على تقليل مساحات الراتنج إلى الحد الأدنى، مما يوفر مظهرًا أكثر تجانسًا لمؤشر Dk في المسارات.
- التوجيه القطري: توجيه مسارات الدوائر عالية السرعة بزاوية (تتراوح عادةً بين 10 و15 درجة) بالنسبة للمحورين X-Y الرئيسيين لنسيج لوحة الدوائر المطبوعة (PCB). ويضمن ذلك أن تعبر كلتا المسارتين حزم الزجاج والفجوات الراتنجية بالتناوب وبشكل متساوٍ، مما يؤدي إلى تعادل تباينات معامل العزل الكهربائي (Dk) على طول المسار.
- التوجيه المتعرج: إذا كان التوجيه القطري غير ممكن بسبب قيود شكل اللوحة أو الكثافة، فإن التوجيه بنمط متعرج خفيف يمكن أن يحقق تأثيرًا مشابهًا في التوزيع المتوسط.
- الأعمال الفنية المقلوبة: يمكن لمصنِّع لوحات الدوائر المطبوعة (PCB) تدوير التصميم الفني للوحة بأكملها بزاوية محددة بالنسبة للصفائح المصفحة أثناء التصنيع، مما يحاكي بشكل فعال عملية التوجيه القطري للمسارات المتعامدة.
المطابقة الدقيقة للطول وتعويض الطور
ورغم أن التخفيف من تأثير FWE يؤدي إلى استقرار سرعة الانتشار، إلا أنه لا يزال من الضروري مطابقة أطوال المسارات الفيزيائية بدقة شديدة للقضاء على الانحراف الهندسي. وبالنسبة لمعيار PCIe من الجيل السادس، فإن المطابقة البسيطة للأطوال لا تكفي؛ بل يجب تحقيق تعويض طوري حقيقي.
تعويض الطور عند المصدر
من القواعد الأساسية للتوجيه عالي السرعة أنه يجب تعويض حالات عدم تطابق الأطوال في المكان الذي تحدث فيه بالضبط. فإذا نشأ عدم تطابق عند نقطة تفرع BGA أو عند دبوس موصل، فيجب وضع مسار التعويض المتعرج (أو البنية التي تُعرف بـ«الترومبون» أو «الأكورديون») بجوار ذلك الانقطاع مباشرةً.
إذا سُمح لعدم تطابق الطول بالانتشار عبر القناة قبل تصحيحه، فسيكون التحويل من الوضع التفاضلي إلى الوضع المشترك قد حدث بالفعل. وستنتقل إشارة الوضع المشترك بسرعة تختلف قليلاً عن سرعة الإشارة التفاضلية بسبب خصائص التشتت النمطي للشرائط الدقيقة وخطوط الشريط. قد يؤدي التعويض في الطرف البعيد إلى تصحيح طول التيار المستمر، لكنه سيفشل في إعادة مواءمة طور التيار المتردد عبر نطاق التردد بأكمله. اعرف المزيد عن الدورات الحرارية القصوى: اختبار الموثوقية واختيار المواد للوحات الدوائر المطبوعة المستخدمة في مجال الفضاء.
إدارة المنعطفات والانحناءات
عندما يمر زوج تفاويضي بمنعطف، فإن المسار الخارجي يقطع بطبيعة الحال مسافة أطول من المسار الداخلي. بالنسبة لمعيار PCIe من الجيل السادس، يجب إدارة هذه الانحناءات بدقة. عادةً ما يستخدم مصممو الدوائر عالية السرعة نتوءات غير مقترنة أو أشكال هندسية متخصصة لمطابقة الطور مباشرةً بعد المنعطف لتسوية الطول الكهربائي. وبدلاً من ذلك، يمكن أن يؤدي استخدام الاقتران الضيق والأقواس الناعمة بدلاً من الزوايا الحادة بزاوية 45 درجة إلى تقليل انقطاع المعاوقة التفاضلية وتوليد الانحراف الموضعي إلى أدنى حد.
كيفية تنفيذ تعويض الانحراف في PCIe من الجيل السادس (دليل تفصيلي)
اتبع هذه القواعد الهندسية.
- اختر المادة العازلة المناسبة ونسيج الزجاج
ابدأ بالتشاور مع الشركة المصنعة للوحات الدوائر المطبوعة (PCB) ومورد الألواح المركبة. حدد مواد ذات خسارة منخفضة للغاية ذات بنية نسيج زجاجي مسطح أو ممدد ميكانيكيًا (مثل 2116 أو 3313). تأكد من أن خصائص Dk و Df للمادة مستقرة عبر طيف الترددات حتى 40 جيجاهرتز على الأقل.
- تحديد استراتيجية التوجيه للتخفيف من آثار FWE
حدد كيفية معالجة مشكلة FWE بناءً على شكل اللوحة وقيود التصنيع الخاصة بك. إذا سمح التخطيط بذلك، فضع قاعدة تصميم عامة لتوجيه جميع أزواج التباين في PCIe Gen 6 بزاوية تتراوح بين 10 و15 درجة بالنسبة للمحاور المتعامدة. وإذا لم يكن ذلك ممكنًا، فافرض التوجيه المتعرج أو تفاوض مع الشركة المصنعة بشأن تدوير اللوحة.
- وضع قواعد صارمة لمطابقة طول السلاسل داخل الزوج
قم بضبط «مدير القيود» في أداة EDA الخاصة بك لفرض قواعد صارمة لمطابقة أطوال الأزواج. بالنسبة للتشغيل بسرعة 64 GT/s، يجب تقييد تفاوت الطور الديناميكي داخل الزوج بما يقل عن 1 بيكو ثانية (وهو ما يعادل تقريبًا 5-6 ميل، اعتمادًا على قيمة Dk). قم بإعداد فحص الطور الديناميكي بدلاً من فحص الطول الثابت لضمان المحاذاة المستمرة.
- تنفيذ تعويض الطور المُخصَّص
قم بتوجيه أزواج التباين بدقة، مع التأكد من تصحيح أي تباين هندسي ناتج عن منصات المكونات أو انتقالات التوصيلات أو الانحناءات على الفور. استخدم مسارات متعرجة ضيقة ومحدودة النطاق. تجنب هياكل التعويض الكبيرة والواسعة النطاق التي قد تؤدي إلى حدوث اقتران سعوي أو حثي غير مرغوب فيه.
- التحقق من الصحة من خلال المحاكاة الكهرومغناطيسية ثلاثية الأبعاد
قبل الانتهاء من التصميم، قم باستخراج قنوات PCIe Gen 6 الحرجة باستخدام محلل كهرومغناطيسي (EM) ثلاثي الأبعاد للموجة الكاملة. قم بتحليل معلمات S للوضع المختلط، مع التركيز بشكل خاص على خسارة الإدخال التفاضلية (SDD21) وتحويل الوضع التفاضلي إلى الوضع المشترك (SCD21). ابحث عن انخفاضات حادة في الرنين في منحنى SDD21، والتي غالبًا ما تشير إلى انحراف طور غير معوض. أعد تصميم التخطيط بناءً على نتائج المحاكاة حتى تستوفي القناة معايير قناع التوافق مع PCIe Gen 6.
يتطلب تنفيذ استراتيجية قوية لتعويض الانحراف اتباع نهج منهجي بدءًا من مرحلة التصميم التخطيطي وصولاً إلى مرحلة التخطيط المادي والمحاكاة. اتبع هذه الخطوات لضمان الامتثال لمواصفات PCIe Gen 6.
اعتبارات متقدمة للقنوات ذات سرعة 64 جيجابت في الثانية
مع استمرار تزايد معدلات نقل البيانات، يصبح تعريف «طول المسار» أكثر تعقيدًا. ويجب أن تأخذ أدوات تصميم لوحات الدوائر المطبوعة (PCB) في الاعتبار انتقالات المحور Z أيضًا. ويؤدي طول الثقوب الموصلة، ولا سيما المسافة من الطبقة العلوية إلى طبقات الإشارات الداخلية، إلى حدوث تأخيرات موضعية يجب مطابقتها بشكل متماثل.
عبر إدارة «ستاب»
بالنسبة لـ PCIe Gen 6، تعمل فروع التوصيل (via stubs) كهوائيات رنانة ويجب التحكم فيها بدقة. يُعد الحفر العكسي (الحفر بعمق مُحكَم) أو استخدام الثقوب العمياء/المدفونة أمرًا إلزاميًا للتخلص من الفروع الرنانة التي يمكن أن تسبب فجوات عميقة في منحنى خسارة الإدخال للقناة. عند تعويض الانحراف بالقرب من الثقوب، تأكد من أن هيكل التعويض يأخذ في الاعتبار الطول الكهربائي لجسم الثقب نفسه. اعرف المزيد عن المكونات المدمجة: تصغير حجم أجهزة إنترنت الأشياء باستخدام مكونات الدوائر المطبوعة المدمجة.
تأثير خشونة السطح
في حين أن ظاهرة FWE تحدد تباين الطور، فإن خشونة سطح النحاس تؤثر تأثيراً عميقاً على خسارة الإدخال عند ترددات نايكويست البالغة 32 جيجاهرتز. ويؤدي «تأثير السطح» إلى إجبار التيارات عالية التردد على الانتقال على طول السطح الخارجي للمسار النحاسي. وتؤدي المعالجات التي تزيد من خشونة النحاس (مثل المعالجة القياسية RTF) إلى زيادة طول المسار الفعال، مما يتسبب في توهين مفرط وتشتت الطور. يجب تحديد رقائق نحاسية منخفضة الارتفاع (LP) أو منخفضة الارتفاع جدًّا (VLP) أو منخفضة الارتفاع للغاية (HVLP) للحفاظ على سلامة الإشارة وتقليل التحولات الطورية غير المتوقعة الناتجة عن تباينات الخشونة.
الخاتمة
يتطلب تصميم لوحات الدوائر المطبوعة (PCB) لمعيار PCIe Gen 6 تحولاً جذرياً في الطريقة التي يتعامل بها المهندسون مع مسألة سلامة الإشارة. فالسرعة الفائقة لإشارات PAM4 التي تبلغ 64 جيجابت في الثانية (GT/s) تقلل بشكل كبير من هامش التسامح تجاه أي عيوب في القنوات. لم تعد إدارة الانحراف داخل الزوج تقتصر على مطابقة أطوال المسارات على مستوى ثنائي الأبعاد فحسب؛ بل تتطلب نهجًا شاملاً يراعي الهندسة ثلاثية الأبعاد للربط البيني، والبنية المجهرية للمواد العازلة، والسلوك الديناميكي للموجات الكهرومغناطيسية. من خلال الإدارة الدقيقة لتأثير نسج الألياف (Fiber Weave Effect)، وتنفيذ تعويض الطور الموضعي، والاعتماد على المحاكاة الكهرومغناطيسية المتقدمة، يمكن للمهندسين نشر بنجاح بنى PCIe Gen 6 قوية وموثوقة. اعرف المزيد عن تحسين مسار العودة: تصميم مستويات مرجعية متينة لضمان سلامة الإشارات عالية التردد.
الأسئلة الشائعة (FAQ)
في حين أن الميزانية الدقيقة تعتمد على تكوين القناة بأكملها (حزم السيليكون، والموصلات، والكابلات)، إلا أن القاعدة العامة المتبعة بالنسبة لجزء لوحة الدوائر المطبوعة (PCB) في وصلة PCIe من الجيل السادس هي الحفاظ على انحراف الزوج أقل من 1 إلى 2 بيكو ثانية (ما يعادل تقريبًا 5 إلى 10 ميل من طول المسار، اعتمادًا على المادة). وحتى هذه الكمية الضئيلة يمكن أن تؤدي إلى تدهور مخطط العين PAM4 بشكل كبير.
إذا حدث انحراف في مرحلة مبكرة من القناة (على سبيل المثال، عند نقطة انفصال وحدة الإرسال)، فإنه ينتج مكونًا للإشارة في الوضع المشترك. ونظرًا لأن الإشارات التفاضلية وإشارات الوضع المشترك تنتشر بسرعات تختلف قليلاً في المقاطع العرضية القياسية للوحات الدوائر المطبوعة (PCB)، فإن العلاقة الطورية تنحرف مع انتقال الإشارة. قد يؤدي التعويض في الطرف البعيد إلى مطابقة الطول الفعلي، لكنه سيفشل في إعادة محاذاة الطور التفاضلي بشكل صحيح عبر جميع الترددات، مما يؤدي إلى تدهور الإشارة.
يُعتبر التوجيه القطري (التوجيه خارج المحور) عمومًا أفضل وأكثر اتساقًا في الحد من خطأ FWE. وقد يؤدي التوجيه المتعرج أحيانًا إلى حدوث انقطاعات طفيفة في المعاوقة عند نقاط الانعطاف، خاصةً إذا كانت المقاطع المتعرجة قصيرة مقارنةً بطول موجة الإشارة. ومع ذلك، إذا كانت مساحة اللوحة أو شكلها يمنعان التوجيه القطري أو تدوير اللوحة، فإن التوجيه المتعرج يُعد بديلاً قابلاً للتطبيق عند محاكاته بشكل صحيح.
تدير بنية PCIe بطبيعتها الانحراف بين الأزواج (الانحراف بين المسارات) على مستوى البروتوكول والرقاقة من خلال عملية تُسمى «تصحيح انحراف المسارات» أثناء تدريب الوصلة. وبالتالي، يتمتع مصممو لوحات الدوائر المطبوعة (PCB) بتفاوتات أكثر مرونة فيما يتعلق بمطابقة أطوال الأزواج (غالبًا ما تصل إلى عدة بوصات) مقارنة بالقيود شديدة الصرامة المطلوبة لتباين المسارات داخل الزوج نفسه.
تستخدم تقنية PAM4 أربعة مستويات جهد كهربائي لنقل بتين لكل رمز، مما يقلل ارتفاع العين الرأسي (نسبة الإشارة إلى الضوضاء) بنحو ثلاثة أضعاف مقارنةً بإشارات NRZ المستخدمة في PCIe Gen 5 والإصدارات الأقدم. ونظرًا لانخفاض هامش تحمل الضوضاء والتذبذب بشكل كبير، فإن أي تشويه ناتج عن انحراف الطور يكون له تأثير شديد بشكل غير متناسب على معدل أخطاء البت (BER) في نظام PAM4.