Sisällysluettelo
Johdanto PCIe Gen 6:n signaalin eheyden haasteisiin
Siirtyminen Peripheral Component Interconnect Express (PCIe) -standardin 6. sukupolveen tuo mukanaan ennennäkemättömiä haasteita nopeiden piirilevyjen (PCB) suunnittelussa. PCIe Gen 6 toimii 64 gigasiirron sekuntinopeudella (GT/s) ja käyttää nelitasoista pulssiamplitudimodulaatiota (PAM4), mikä vaatii tiukkaa signaalin eheyden (SI) hallintaa. PAM4 koodaa kaksi bittiä symbolia kohti neljällä jännitetasolla, mikä pienentää merkittävästi signaali-kohinasuhdetta (SNR) ja silmän korkeutta verrattuna aiemmissa sukupolvissa käytettyyn Non-Return-to-Zero (NRZ) -signalointiin.
Tässä korkeataajuisessa ja matalakatteisessa ympäristössä jopa pikosekuntien suuruinen vaihe-ero differentiaaliparin positiivisen (P) ja negatiivisen (N) signaalin välillä voi romuttaa signaalin silmäkaavion kokonaan. Tämä vaihe-ero, jota yleisesti kutsutaan skew-ilmiöksi, johtaa differentiaali- ja yhteismoodin muuntumiseen, lisääntyneeseen sähkömagneettiseen häiriöön (EMI) sekä tuhoisiin inserttihäviöresonansseihin. Varmistaakseen luotettavan linkin koulutuksen ja alhaiset bittivirheasteet (BER) piirilevyinsinöörien on toteutettava tiukkoja skew-kompensointistrategioita, joissa keskitytään erityisesti kuitukudosefektin (FWE) lieventämiseen ja tarkkojen pituuden sovitusprotokollien noudattamiseen.
Nopeiden differentiaaliparien vinoutumisen ymmärtäminen
Differentiaaliparien viive-ero ilmenee kahdessa päämuodossa: parin sisäinen viive-ero ja parien välinen viive-ero. PCIe Gen 6:n kaltaisissa sarjaliitännöissä, joissa kellon palautus on integroitu datavirtaan, parin sisäinen viive-ero on tärkein hallittava parametri.
Parin sisäinen vinous (Intra-Pair Skew)
Parin sisäinen viiveero on yhden differentiaaliparin ei-kääntävän ja kääntävän signaalireitin välisen etenemisviiveen ero. Ihannetapauksessa samanaikaisesti lähetetyt signaalit saapuvat vastaanottimeen täsmälleen samaan aikaan ja 180 asteen vaihe-erolla. Kun viiveeroa esiintyy, signaalit eivät enää kumoa toisiaan täydellisesti. Tämä epätasapaino johtaa siihen, että osa differentiaalisignaalista muuttuu yhteismoodisignaaliksi. Yhteismoodisignaalit ovat erittäin ei-toivottuja, sillä ne eivät hyödy differentiaalisen signaloinnin häiriönsiedosta, lisäävät sähkömagneettisia häiriöpäästöjä ja aiheuttavat resonanssikuoppia differentiaalisen inserttihäviön (SDD21) profiiliin. PCIe Gen 6:n kohdalla koko kanavan parikohtainen sallittu viivebudjetti on tyypillisesti suuruusluokkaa muutama pikosekunti.
Vinoon jakautumiseen vaikuttavat tekijät
PCB-reitin suunnittelussa parien väliseen vinoutumiseen vaikuttavat useat tekijät:
– Epäsymmetrinen reititys: Epäyhtenäiset johtojen pituudet, jotka johtuvat kompensoimattomista mutkista, läpivienneistä tai komponenttiliitännöistä.
– Lasikudoksen variaatiot: PCB-alustan materiaaleissa esiintyvät mikroskooppiset epätasaisuudet.
– Kuparin pinnan karheus: Kuparijohdon fyysisen profiilin vaihtelut, vaikka ne ovatkin tyypillisesti vaiheen kannalta toissijainen tekijä.
– Liittimien ja pakkausten epäjatkuvuudet: Liitäntäpisteiden sijoittelut, jotka aiheuttavat luonnostaan pituuseroja.
Fiber Weave Effect (FWE) -ilmiön selitys
Nopeassa piirilevyjen valmistuksessa dielektrinen materiaali koostuu tyypillisesti lasikuituvahvistetusta matriisista, joka on kyllästetty epoksihartsilla (kuten FR4-, Megtron- tai Rogers-materiaalit). Lasikuitu antaa rakenteellista jäykkyyttä, kun taas hartsi toimii sideaineena. Näillä kahdella materiaalilla on kuitenkin huomattavasti erilaiset dielektrisyysvakioarvot (Dk). Lasikuiduilla on yleensä korkeampi Dk-arvo (noin 6,0) kuin ympäröivällä hartsilla (noin 3,0).
Mikroskooppinen dielektrinen epätasapaino
Kun differentiaalipareja reititetään tämän heterogeenisen substraatin yli, johtojen fyysinen suuntaus lasikudokseen nähden muuttuu kriittiseksi tekijäksi. Jos differentiaaliparin positiivinen johto reititetään suoraan tiheän lasikudoksen yli, kun taas negatiivinen johto reititetään hartsipitoisen aukon (”ikkunan”) yli, näihin kahteen signaaliin vaikuttavat erilaiset efektiiviset dielektrisyysvakioarvot.
Koska sähkömagneettisen signaalin etenemisnopeus on kääntäen verrannollinen dielektrisyysvakion neliöjuureen, signaali, joka kulkee korkeamman Dk-arvon omaavan lasikuitunippua pitkin, etenee hitaammin kuin signaali, joka kulkee matalamman Dk-arvon omaavan hartsivälin läpi. Tämä nopeusero aiheuttaa etenemisviiveen eron, mikä tuottaa parin sisäisen viiveen, joka on täysin riippumaton fyysisestä johtimen pituudesta. Tätä ilmiötä kutsutaan kuitukudoksen vaikutukseksi (Fiber Weave Effect, FWE).
PCIe Gen 6:n 32 GHz:n Nyquist-taajuuksilla jopa vähäinen FWE:n aiheuttama viive voi kuluttaa koko virhebudjetin. Tavallisissa lasikudoksissa, kuten 106 tai 1080, on selkeitä aukkoja nippujen välillä, minkä vuoksi ne ovat erittäin alttiita FWE:lle.
FWE:n lieventämisstrategiat
PCIe Gen 6 -suunnittelussa FWE:n hallitsemiseksi piirilevyinsinöörien on käytettävä yhtä tai useampaa seuraavista tekniikoista: Lisätietoja BGA-täyteaine: PCBA:n luotettavuuden parantaminen mekaanisten iskujen ja lämpörasituksen varalta.
- Mekaanisesti levitetty lasi: Käytetään edistyksellisiä laminaatteja, joissa on mekaanisesti levitettyjä tai tasoitettuja lasilankoja (esim. kudokset 1078, 1086, 2116, 3313). Nämä kudokset minimoivat hartsialueet, jolloin johtimien Dk-profiili on tasaisempi.
- Diagonaalinen reititys: Suurten nopeuksien johtojen reitittäminen kulmassa (tyypillisesti 10–15 astetta) suhteessa piirilevyn kudoksen pääasiallisiin X- ja Y-akseleihin. Tämä varmistaa, että molemmat johdot kulkevat vuorotellen lasikuitukimppujen ja hartsivälien läpi tasaisesti, jolloin Dk-arvojen vaihtelut tasoittuvat johtojen pituuden suhteen.
- Siksak-reititys: Jos diagonaalinen reititys ei ole mahdollista piirilevyn muodon tai tiheyden rajoitusten vuoksi, hienovarainen siksak-kuvioinen reititys voi tuottaa samanlaisen tasoitusvaikutuksen.
- Käännetty taideteos: Piirilevyvalmistaja voi kääntää koko paneelin piirikaaviota tietyn kulman verran suhteessa laminaattilevyyn valmistuksen aikana, jolloin se simuloi tehokkaasti diagonaalista jyrsintää ortogonaalisille johtimille.
Tarkka pituuden sovitus ja vaihekompensointi
Vaikka FWE:n vaimentaminen vakauttaa etenemisnopeuden, fyysiset johtojen pituudet on silti sovitettava huolellisesti toisiinsa geometrisen vinoutuman poistamiseksi. PCIe Gen 6:n tapauksessa pelkkä pituuksien sovittaminen ei riitä; on saavutettava todellinen vaihekompensointi.
Vaihekompensointi lähteessä
Suurten nopeuksien reitityksen perussääntö on, että pituuseroja on kompensoitava juuri siellä, missä ne esiintyvät. Jos pituusero syntyy BGA-liitännän haaroituskohdassa tai liittimen nastassa, kompensointikierros (eli ”tromboni”- tai ”harmonikka”-rakenne) on sijoitettava välittömästi kyseisen epäjatkuvuuden viereen.
Jos pituuseron annetaan levitä kanavaa pitkin ennen sen korjaamista, differentiaali- ja yhteismoodin muunnos on jo tapahtunut. Yhteismoodisignaali etenee hieman eri nopeudella kuin differentiaalisignaali mikrosuikaleiden ja nauhajohtojen modaalisen dispersion ominaisuuksien vuoksi. Kompensointi kaukopäässä saattaa korjata tasavirran pituuden, mutta se ei onnistu tasoittamaan vaihtovirran vaihetta koko taajuusalueella. Lisätietoja Äärimmäiset lämpösyklit: Luotettavuustestaus ja materiaalivalinta ilmailu- ja avaruusteollisuuden piirilevyille.
Kulmien ja mutkien hallinta
Kun differentiaalipari kulkee mutkan läpi, ulompi johtoreitti kulkee luonnostaan pidemmän matkan kuin sisempi johtoreitti. PCIe Gen 6 -standardissa näitä mutkia on hallittava tarkasti. Nopeiden piirien suunnittelijat käyttävät tyypillisesti kytkemättömiä kohoumia tai erityisiä vaiheen sovitusgeometrioita välittömästi mutkan jälkeen sähköisen pituuden tasoittamiseksi. Vaihtoehtoisesti tiiviin kytkennän ja pehmeiden kaarien käyttäminen terävien 45 asteen kulmien sijaan voi minimoida differentiaalisen impedanssin epäjatkuvuuden ja paikallisen viiveen syntymisen.
PCIe Gen 6:n vinokompensaation toteuttaminen (vaiheittainen opas)
Noudata näitä suunnittelusääntöjä.
- Valitse sopiva dielektrinen materiaali ja lasikudos
Aloita ottamalla yhteyttä piirilevyvalmistajaasi ja laminaattitoimittajaasi. Määritä erittäin vähähäviöiset materiaalit, joissa on tasainen tai mekaanisesti levitetty lasikudosrakenne (kuten 2116 tai 3313). Varmista, että materiaalin Dk- ja Df-ominaisuudet ovat vakaat koko taajuusalueella vähintään 40 GHz:iin asti.
- Määritä reititysstrategia FWE-ongelman lieventämiseksi
Määritä, miten FWE-ongelma ratkaistaan piirilevyn muodon ja valmistusrajoitusten perusteella. Jos piirilevyn asettelu sallii, määritä yleinen suunnittelusääntö, jonka mukaan kaikki PCIe Gen 6 -differentiaaliparit reititetään 10–15 asteen kulmassa ortogonaalisiin akseleihin nähden. Jos tämä ei ole mahdollista, vaadi siksak-reititystä tai sovi paneelin kiertämisestä valmistajan kanssa.
- Määritetään tiukat säännöt parien pituuksien vastaavuudelle
Määritä EDA-työkalusi rajoitusten hallintaohjelma niin, että se noudattaa tiukkoja parin sisäisiä pituuden täsmäytyssääntöjä. 64 GT/s:n toiminnassa parin sisäinen dynaaminen vaihetoleranssi tulisi rajoittaa alle 1 pikosekuntiin (mikä vastaa noin 5–6 milia Dk-arvosta riippuen). Määritä dynaaminen vaihetarkistus staattisen pituustarkistuksen sijaan, jotta jatkuva kohdistus varmistetaan.
- Suorita paikallinen vaihekompensointi
Reititä differentiaaliparit huolellisesti ja varmista, että komponenttien liitäntäalueiden, läpivientien tai taivutusten aiheuttamat geometriset poikkeamat korjataan välittömästi. Käytä tiiviitä, paikallisia mutkia. Vältä suuria, laajoja kompensointirakenteita, jotka voivat aiheuttaa ei-toivottua kapasitiivista tai induktiivista kytkentää.
- Vahvistus 3D-sähkömagneettisella simuloinnilla
Ennen kuin layout viimeistellään, erittele kriittiset PCIe Gen 6 -kanavat 3D-täysaaltoisen sähkömagneettisen (EM) ratkaisijan avulla. Analysoi sekamoodin S-parametrit keskittyen erityisesti differentiaaliseen inserttihäviöön (SDD21) ja differentiaali-yhteismoodin muunnokseen (SCD21). Etsi SDD21-profiilista jyrkkiä resonanssikuoppia, jotka viittaavat usein kompensoimattomaan vaihepoikkeamaan. Muokkaa asettelua simulaatiotulosten perusteella, kunnes kanava täyttää PCIe Gen 6 -yhteensopivuusvaatimukset.
Vankkaan vinokompensointistrategian toteuttaminen edellyttää järjestelmällistä lähestymistapaa piirikaavion luomisesta fyysisen asettelun ja simuloinnin kautta. Noudata seuraavia vaiheita varmistaaksesi PCIe Gen 6 -määritysten noudattamisen.
64 GT/s -kanavien syvällisempiä näkökohtia
Tiedonsiirtonopeuksien kasvaessa ”johdon pituuden” määritelmä muuttuu monimutkaiseksi. Piirilevyjen suunnittelutyökalujen on otettava huomioon myös Z-akselin siirtymät. Läpivientien pituus, erityisesti etäisyys ylimmästä kerroksesta sisäisiin signaalikerroksiin, aiheuttaa paikallisia viiveitä, jotka on sovitettava symmetrisesti.
Stub Managementin kautta
PCIe Gen 6:n tapauksessa läpivientien haaroitukset toimivat resonanssianteneina, ja niitä on valvottava tarkasti. Backdrilling (syvyyden hallittu poraus) tai sokeiden/upotettujen läpivientien käyttö on pakollista, jotta voidaan eliminoida resonanssiputket, jotka voivat aiheuttaa syviä nollapisteitä kanavan inserttihäviöprofiilissa. Kun kompensoidaan viiveitä läpivientien läheisyydessä, on varmistettava, että kompensointirakenteessa otetaan huomioon itse läpivientiputken sähköinen pituus. Lisätietoja Sulautetut komponentit: IoT-laitteiden miniatyrisointi sulautettujen piirilevykomponenttien avulla.
Pinnan karheuden vaikutus
Vaikka FWE määrää vaihevaihtelun, kuparin pinnan karheus vaikuttaa merkittävästi liitäntähäviöön 32 GHz:n Nyquist-taajuuksilla. ”Pintavaikutus” pakottaa korkeataajuiset virrat kulkemaan kuparijohdon ulkopintaa pitkin. Karheammat kuparikäsittelyt (kuten tavallinen RTF) pidentävät efektiivistä reitin pituutta, mikä aiheuttaa liiallista vaimennusta ja vaihehajontaa. Määritä matalaprofiiliset (LP), erittäin matalaprofiiliset (VLP) tai hypermatalaprofiiliset (HVLP) kuparifoliot signaalin eheyden säilyttämiseksi ja epätasaisuuksista johtuvien arvaamattomien vaihesiirtymien minimoimiseksi.
Päätelmä
PCIe Gen 6 -piirilevyjen suunnittelu edellyttää ajattelutavan muutosta siinä, miten insinöörit suhtautuvat signaalin eheyteen. 64 GT/s:n PAM4-signaloinnin valtava nopeus vähentää dramaattisesti kanavan epätäydellisyyksien sietokykyä. Parin sisäisen viiveen hallinta ei enää tarkoita pelkästään johtojen pituuksien sovittamista 2D-tasolla, vaan se vaatii kokonaisvaltaista lähestymistapaa, jossa otetaan huomioon liitäntöjen 3D-geometria, dielektristen materiaalien mikroskooppinen rakenne sekä sähkömagneettisten aaltojen dynaaminen käyttäytyminen. Hallitsemalla tarkasti kuitukudoksen vaikutusta, toteuttamalla paikallista vaihekompensointia ja hyödyntämällä edistynyttä sähkömagneettista simulointia insinöörit voivat menestyksekkäästi ottaa käyttöön vankkoja ja luotettavia PCIe Gen 6 -arkkitehtuureja. Lisätietoja Paluureitin optimointi: Vankkojen vertailutasoiden suunnittelu korkeataajuisten signaalien eheyden varmistamiseksi.
Usein kysytyt kysymykset (FAQ)
Vaikka tarkka budjetti riippuu koko kanavan rakenteesta (piipakkaukset, liittimet, kaapelit), tyypillinen nyrkkisääntö PCIe Gen 6 -yhteyden piirilevyosuudelle on pitää parin sisäinen viive alle 1–2 pikosekuntia (noin 5–10 milin johtimen pituus, materiaalista riippuen). Jopa tämä pieni viive voi heikentää PAM4-silmäkaaviota merkittävästi.
Jos vinous syntyy kanavan alkupäässä (esim. lähettimen pakkauksen liitäntäkohdassa), se aiheuttaa yhteismoodisen signaalikomponentin. Koska differentiaali- ja yhteismoodiset signaalit etenevät hieman eri nopeuksilla tavallisissa piirilevyjen poikkileikkauksissa, vaihesuhde muuttuu signaalin eteniessä. Kompensointi kanavan toisessa päässä saattaa vastata fyysistä pituutta, mutta se ei onnistu kohdistamaan differentiaalivaihetta oikein kaikilla taajuuksilla, mikä johtaa signaalin heikkenemiseen.
Diagonaalista reititystä (akselista poikkeavaa reititystä) pidetään yleisesti parempana ja tasaisempana ratkaisuna FWE:n vaimentamiseksi. Siksak-reititys voi toisinaan aiheuttaa pieniä impedanssin epäjatkuvuuksia käännekohdissa, etenkin jos siksak-segmentit ovat lyhyitä suhteessa signaalin aallonpituuteen. Jos piirilevyn tila tai muoto kuitenkin estää diagonaalisen reitityksen tai paneelin kiertämisen, siksak-reititys on käyttökelpoinen vaihtoehto, kun se on simuloitu asianmukaisesti.
PCIe-arkkitehtuuri hallitsee luonnostaan parien välistä viivettä (kaistojen välistä viivettä) protokolla- ja piiritasolla prosessin avulla, jota kutsutaan kaistojen viiveen korjaukseksi (lane deskewing) linkin koulutuksen aikana. Siksi piirilevyjen suunnittelijoilla on huomattavasti väljemmät toleranssit parien välisen pituuden sovittamiselle (usein jopa useita tuumia) verrattuna parin sisäisen viiveen edellyttämiin erittäin tiukkoihin rajoituksiin.
PAM4-tekniikassa käytetään neljää jännitetasoa kahden bitin siirtämiseen symbolia kohti, mikä pienentää pystysuuntaista silmän korkeutta (signaali-kohinasuhdetta) noin kolminkertaisesti verrattuna PCIe Gen 5:ssä ja sitä aikaisemmissa versioissa käytettyyn NRZ-signalointiin. Koska kohinan ja värinän suhteen marginaali on huomattavasti pienempi, vaihepoikkeamasta johtuvilla vääristymillä on suhteettoman suuri vaikutus bittivirheasteeseen (BER) PAM4-järjestelmässä.