Inhoudsopgave
Inleiding tot de uitdagingen op het gebied van signaalintegriteit bij PCIe Gen 6
De overgang naar Peripheral Component Interconnect Express (PCIe) Generatie 6 brengt ongekende uitdagingen met zich mee voor het ontwerp van hogesnelheidsprintplaten (PCB’s). PCIe Gen 6 werkt met een snelheid van 64 gigatransfers per seconde (GT/s) en maakt gebruik van Pulse Amplitude Modulation 4-level (PAM4)-signalering, waardoor strikt beheer van de signaalintegriteit (SI) vereist is. PAM4 codeert twee bits per symbool met behulp van vier spanningsniveaus, wat de signaal-ruisverhouding (SNR) en de ooghoogte aanzienlijk vermindert in vergelijking met de Non-Return-to-Zero (NRZ)-signalering die in eerdere generaties werd gebruikt.
In deze omgeving met hoge frequenties en lage marges kan zelfs een faseverschil van slechts enkele picoseconden tussen de positieve (P) en negatieve (N) signaalsporen van een differentieel paar het signaal-oogdiagram volledig doen instorten. Deze faseverschuiving, in de volksmond ‘skew’ genoemd, leidt tot conversie van differentiële naar common-mode-signalen, verhoogde elektromagnetische interferentie (EMI) en verwoestende resonanties in het invoegverlies. Om robuuste linktraining en lage bitfoutpercentages (BER) te garanderen, moeten PCB-ontwerpers rigoureuze strategieën voor skew-compensatie implementeren, met bijzondere aandacht voor het beperken van het Fiber Weave Effect (FWE) en het uitvoeren van strikte protocollen voor lengteafstemming.
Inzicht in scheefheid in differentiële paren met hoge snelheid
Skew in differentiële paren komt in twee hoofdvormen voor: skew binnen een paar en skew tussen paren. Voor seriële verbindingen zoals PCIe Gen 6, waarbij klokherstel in de datastroom is geïntegreerd, is skew binnen een paar de meest cruciale parameter om te beheersen.
In-paar-scheefheid (intra-paar-scheefheid)
In-pair skew is het verschil in propagatievertraging tussen het niet-inverterende en het inverterende spoor van een enkel differentieelpaar. In het ideale geval zouden signalen die gelijktijdig worden verzonden precies op hetzelfde moment en 180 graden uit fase bij de ontvanger moeten aankomen. Wanneer er skew optreedt, heffen de signalen elkaar niet langer perfect op. Deze afwijking leidt ertoe dat een deel van het differentiële signaal wordt omgezet in een common-mode-signaal. Common-mode-signalen zijn zeer ongewenst, omdat ze niet profiteren van de ruisimmuniteit van differentiële signaaloverdracht, de EMI-emissies verhogen en resonantiedalingen veroorzaken in het profiel van het differentiële invoegverlies (SDD21). Voor PCIe Gen 6 ligt het totaal toegestane skew-budget per signaalpaar over het gehele kanaal doorgaans in de orde van grootte van enkele picoseconden.
Factoren die bijdragen aan scheefheid
Er zijn verschillende factoren die bijdragen aan scheefheid binnen een paar bij het routeren van printplaten:
– Asymmetrische routering: Overeenkomende spoorlengtes als gevolg van niet-gecompenseerde bochten, via’s of componentaansluitingen.
– Variaties in glasweefsel: De microscopische onregelmatigheden in de materialen van het printplaat-substraat.
– Oppervlakteruwheid van koper: Verschillen in het fysieke profiel van het koperpad, hoewel dit doorgaans een secundaire factor is voor de fase.
– Discontinuïteiten in connectoren en behuizingen: Pinout-configuraties die inherent lengteverschillen veroorzaken.
Het Fiber Weave Effect (FWE) uitgelegd
Bij de productie van printplaten voor hoge snelheden bestaat het diëlektrische materiaal doorgaans uit een met glasvezel versterkte matrix die is geïmpregneerd met een epoxyhars (zoals FR4-, Megtron- of Rogers-materialen). De glasvezels zorgen voor structurele stijfheid, terwijl de hars als bindmiddel fungeert. Deze twee materialen hebben echter aanzienlijk verschillende diëlektrische constanten (Dk). De glasvezels hebben over het algemeen een hogere Dk (ongeveer 6,0) dan de omringende hars (ongeveer 3,0).
De microscopische diëlektrische onbalans
Bij het aanleggen van differentiële paren over dit heterogene substraat wordt de fysieke uitlijning van de sporen ten opzichte van het glasweefsel een cruciale variabele. Als de positieve spoorlijn van een differentieel paar direct over een dichte glasbundel wordt geleid, terwijl de negatieve spoorlijn over een harsrijke opening (het „venster“) wordt geleid, zullen de twee signalen te maken krijgen met verschillende effectieve diëlektrische constanten.
Omdat de voortplantingssnelheid van een elektromagnetisch signaal omgekeerd evenredig is met de vierkantswortel van de diëlektrische constante, zal het signaal dat zich voortbeweegt over de glasbundel met een hogere Dk zich langzamer voortbewegen dan het signaal dat zich voortbeweegt over de harsspleet met een lagere Dk. Dit snelheidsverschil leidt tot een verschil in voortplantingsvertraging, waardoor er een in-pair-skew ontstaat die volledig onafhankelijk is van de fysieke lengte van het spoor. Dit fenomeen staat bekend als het Fiber Weave Effect (FWE).
Bij Nyquist-frequenties van 32 GHz voor PCIe Gen 6 kan zelfs een kleine, door FWE veroorzaakte skew het volledige foutbudget opgebruiken. Standaard glasweefsels zoals 106 of 1080 hebben opvallende openingen tussen de bundels, waardoor ze zeer gevoelig zijn voor FWE.
Maatregelen ter beperking van FWE
Om FWE in PCIe Gen 6-ontwerpen te beheersen, moeten PCB-ontwerpers een of meer van de volgende technieken toepassen: Meer informatie over BGA-underfill: verbetering van de betrouwbaarheid van printplaten tegen mechanische schokken en thermische belasting.
- Mechanisch gespreid glas: Er wordt gebruikgemaakt van geavanceerde laminaten met mechanisch uitgespreide of afgevlakte glasvezels (bijv. de weefpatronen 1078, 1086, 2116 en 3313). Deze weefpatronen minimaliseren de harsopeningen, waardoor de geleidingsbanen een homogener Dk-profiel krijgen.
- Diagonale routering: Het onder een hoek (doorgaans 10 tot 15 graden) aanleggen van hogesnelheidssporen ten opzichte van de primaire X-Y-as van het PCB-weefsel. Dit zorgt ervoor dat beide sporen afwisselend evenveel glasbundels en harsopeningen doorkruisen, waardoor de Dk-schommelingen over de gehele lengte van het spoor worden uitgevlakt.
- Zigzag-routing: Als diagonale routing vanwege de vorm van de printplaat of beperkingen op het gebied van dichtheid niet haalbaar is, kan routing in een subtiel zigzagpatroon een vergelijkbaar middelingseffect opleveren.
- Gedraaide afbeelding: De printplaatfabrikant kan het volledige ontwerp van het paneel tijdens de productie onder een bepaalde hoek ten opzichte van de laminaatplaat draaien, waardoor in feite diagonaal frezen voor orthogonale sporen wordt gesimuleerd.
Nauwkeurige lengteafstemming en fasecompensatie
Hoewel het beperken van FWE de voortplantingssnelheid stabiliseert, moeten de fysieke trace-lengtes nog steeds zorgvuldig op elkaar worden afgestemd om geometrische scheefheid te elimineren. Voor PCIe Gen 6 volstaat eenvoudige lengteafstemming niet; er moet echte fasecompensatie worden gerealiseerd.
Fasecompensatie bij de bron
Een basisregel bij het ontwerpen van hogesnelheidsroutes is dat lengteverschillen precies op de plaats waar ze zich voordoen moeten worden gecompenseerd. Als er een lengteverschil ontstaat bij een BGA-uitgang of een connectorpin, moet de compenserende meander (of ‘trombone’- of ‘accordeon’-structuur) direct naast die discontinuïteit worden geplaatst.
Als een lengteverschil zich door het kanaal kan voortplanten voordat het wordt gecorrigeerd, zal de omzetting van differentieel naar common-mode al hebben plaatsgevonden. Het common-mode-signaal zal zich met een iets andere snelheid voortbewegen dan het differentieel signaal vanwege de modale dispersiekenmerken van microstrips en striplines. Compensatie aan het andere uiteinde kan de DC-lengte weliswaar corrigeren, maar zal de AC-fase niet over de gehele frequentieband opnieuw op elkaar afstemmen. Meer informatie over Extreme thermische cycli: betrouwbaarheidstests en materiaalkeuze voor printplaten in de lucht- en ruimtevaart.
Hoek- en bochtbeheersing
Wanneer een differentieelpaar een bocht neemt, legt het buitenste spoor van nature een langere afstand af dan het binnenste spoor. Voor PCIe Gen 6 moeten deze bochten nauwkeurig worden beheerd. Ontwerpers van hogesnelheidssystemen maken doorgaans gebruik van ontkoppelde bumps of gespecialiseerde fase-aanpassende geometrieën direct na een bocht om de elektrische lengte gelijk te trekken. Als alternatief kan het gebruik van strakke koppeling en vloeiende bogen in plaats van scherpe hoeken van 45 graden de discontinuïteit in de differentiële impedantie en het ontstaan van lokale skew tot een minimum beperken.
Hoe je skew-compensatie implementeert voor PCIe Gen 6 (stapsgewijze handleiding)
Houd u aan deze technische voorschriften.
- Kies het juiste diëlektrische materiaal en glasweefsel
Overleg eerst met uw PCB-fabrikant en leverancier van laminaat. Kies voor materialen met een uiterst laag verlies en een vlakke of mechanisch gespreide glasweefstructuur (zoals 2116 of 3313). Zorg ervoor dat de Dk- en Df-eigenschappen van het materiaal stabiel zijn over het gehele frequentiespectrum tot ten minste 40 GHz.
- Stel de routeringsstrategie vast voor het beperken van FWE
Bepaal hoe FWE zal worden aangepakt op basis van de vormfactor van uw printplaat en de productiebeperkingen. Als de lay-out dit toelaat, stel dan een algemene ontwerpregel vast om alle differentiële paren van PCIe Gen 6 onder een hoek van 10 tot 15 graden ten opzichte van de orthogonale assen te routeren. Als dat niet mogelijk is, schrijf dan zigzag-routing voor of overleg met de fabrikant over het draaien van het paneel.
- Stel strenge regels vast voor de lengteovereenkomst binnen paren
Stel de constraint manager van uw EDA-tool zo in dat er strenge regels voor de lengte-afstemming binnen een paar worden gehandhaafd. Bij een snelheid van 64 GT/s moet de dynamische fasetolerantie binnen een paar worden beperkt tot minder dan 1 picoseconde (wat neerkomt op ongeveer 5-6 mils, afhankelijk van de Dk). Stel dynamische fasecontrole in in plaats van statische lengtecontrole om een continue uitlijning te garanderen.
- Lokale fasecompensatie uitvoeren
Leg de differentiële paren zorgvuldig aan en zorg ervoor dat eventuele geometrische afwijkingen die worden veroorzaakt door componentpads, via-overgangen of bochten onmiddellijk worden gecorrigeerd. Gebruik strakke, plaatselijke meanders. Vermijd grote, uitgestrekte compensatiestructuren die ongewenste capacitieve of inductieve koppeling kunnen veroorzaken.
- Valideren door middel van 3D-elektromagnetische simulatie
Voordat u de lay-out definitief vastlegt, moet u de kritieke PCIe Gen 6-kanalen in kaart brengen met behulp van een 3D-solver voor elektromagnetische (EM) volledige golven. Analyseer de mixed-mode S-parameters, waarbij u zich specifiek richt op het differentiële invoegverlies (SDD21) en de differentiële-naar-common-mode-conversie (SCD21). Let op scherpe resonantiedalingen in het SDD21-profiel, die vaak wijzen op een niet-gecompenseerde faseverschuiving. Herhaal het ontwerp op basis van de simulatieresultaten totdat het kanaal voldoet aan het PCIe Gen 6-conformiteitsmasker.
Voor het implementeren van een robuuste strategie voor skew-compensatie is een systematische aanpak vereist, vanaf het ontwerpen van het schema tot en met de fysieke lay-out en simulatie. Volg deze stappen om te zorgen dat aan de PCIe Gen 6-specificaties wordt voldaan.
Geavanceerde overwegingen voor kanalen van 64 GT/s
Naarmate de gegevenssnelheden blijven toenemen, wordt de definitie van een „spoorlengte“ steeds complexer. Ontwerptools voor printplaten moeten ook rekening houden met de overgangen op de Z-as. De lengte van via’s, met name de afstand tussen de bovenste laag en de interne signaallagen, zorgt voor plaatselijke vertragingen die symmetrisch op elkaar moeten worden afgestemd.
Via Stub Management
Bij PCIe Gen 6 fungeren via-stubs als resonante antennes en moeten ze strikt worden gecontroleerd. Backdrilling (gecontroleerd boren tot een bepaalde diepte) of het gebruik van blinde/verborgen via's is verplicht om resonante stubs te elimineren die diepe dalen in het insertieverliesprofiel van het kanaal kunnen veroorzaken. Zorg er bij het compenseren van skew in de buurt van via's voor dat de compensatiestructuur rekening houdt met de elektrische lengte van de via-buis zelf. Meer informatie over Ingebouwde componenten: miniaturisatie van IoT-apparaten met ingebouwde printplaatcomponenten.
Gevolgen van oppervlakteruwheid
Hoewel FWE de fasevariatie bepaalt, heeft de ruwheid van het koperoppervlak een grote invloed op het invoegverlies bij Nyquist-frequenties van 32 GHz. Door het „huideffect“ worden hoogfrequente stromen gedwongen langs het buitenoppervlak van de koperen spoorlijn te lopen. Ruwere koperbehandelingen (zoals standaard RTF) vergroten de effectieve padlengte, wat leidt tot overmatige demping en fasedispersie. Specificeer koperfolies met een laag profiel (LP), zeer laag profiel (VLP) of hyperlaag profiel (HVLP) om de signaalintegriteit te behouden en onvoorspelbare faseverschuivingen als gevolg van variaties in ruwheid tot een minimum te beperken.
Conclusie
Het ontwerpen van printplaten voor PCIe Gen 6 vereist een paradigmaverschuiving in de manier waarop ingenieurs signaalintegriteit benaderen. De enorme snelheid van 64 GT/s PAM4-signalering vermindert de tolerantie voor eventuele kanaalafwijkingen drastisch. Het beheersen van in-pair skew gaat niet langer alleen over het afstemmen van spoorlengtes op een 2D-vlak; het vereist een holistische benadering die rekening houdt met de 3D-geometrie van de interconnectie, de microscopische structuur van de diëlektrische materialen en het dynamische gedrag van elektromagnetische golven. Door het ‘Fiber Weave Effect’ rigoureus te beheersen, lokale fasecompensatie toe te passen en gebruik te maken van geavanceerde EM-simulatie, kunnen ingenieurs met succes robuuste en betrouwbare PCIe Gen 6-architecturen implementeren. Meer informatie over Optimalisatie van het retourpad: het ontwerpen van solide referentievlakken voor signaalintegriteit bij hoge frequenties.
Veelgestelde vragen (FAQ)
Hoewel het exacte budget afhangt van de samenstelling van het gehele kanaal (siliciumcomponenten, connectoren, kabels), is de algemene vuistregel voor het PCB-gedeelte van een PCIe Gen 6-verbinding dat de in-pair skew onder de 1 tot 2 picoseconden moet worden gehouden (ongeveer 5 tot 10 mils spoorlengte, afhankelijk van het materiaal). Zelfs deze kleine afwijking kan het PAM4-oogdiagram aanzienlijk verslechteren.
Als er vroeg in het kanaal een scheefloop ontstaat (bijvoorbeeld bij de aansluiting van de zender), ontstaat er een common-mode-signaalcomponent. Omdat differentiële en common-mode-signalen zich in standaard PCB-doorsneden met iets verschillende snelheden voortbewegen, verschuift de faserelatie terwijl het signaal zich voortbeweegt. Compensatie aan het andere uiteinde komt misschien wel overeen met de fysieke lengte, maar zal de differentiële fase niet correct opnieuw afstemmen over alle frequenties, wat leidt tot signaalverslechtering.
Diagonale routing (off-axis routing) wordt over het algemeen beschouwd als superieur en consistenter voor het beperken van FWE. Zigzag-routing kan soms kleine impedantie-discontinuïteiten veroorzaken op de knikpunten, vooral als de zigzag-segmenten kort zijn in verhouding tot de signaalgolflengte. Als de ruimte op de printplaat of de vorm van de printplaat diagonale routing of het draaien van het paneel echter onmogelijk maakt, is zigzag-routing een haalbaar alternatief mits dit goed wordt gesimuleerd.
De PCIe-architectuur regelt de skew tussen paren (lane-to-lane skew) inherent op protocol- en chipniveau via een proces dat ‘lane deskewing’ wordt genoemd en dat plaatsvindt tijdens de linktraining. Daarom hanteren PCB-ontwerpers veel ruimere toleranties voor de lengteafstemming tussen paren (vaak tot enkele inches) in vergelijking met de uiterst strenge eisen die gelden voor skew binnen een paar.
PAM4 maakt gebruik van vier spanningsniveaus om twee bits per symbool over te dragen, waardoor de verticale ooghoogte (signaal-ruisverhouding) met ongeveer een factor drie afneemt in vergelijking met de NRZ-signalering die wordt gebruikt in PCIe Gen 5 en eerdere versies. Met aanzienlijk minder marge voor ruis en jitter heeft elke vervorming als gevolg van faseverschuiving een onevenredig grote invloed op de bitfoutfrequentie (BER) in een PAM4-systeem.