Ii. Содержание
Введение в проблемы обеспечения целостности сигнала в PCIe Gen 6
Переход на стандарт Peripheral Component Interconnect Express (PCIe) 6-го поколения ставит перед разработчиками высокоскоростных печатных плат (PCB) беспрецедентные задачи. Работая со скоростью 64 гигапередач в секунду (GT/s) и используя 4-уровневую амплитудную модуляцию импульсов (PAM4), PCIe 6-го поколения требует строгого управления целостностью сигнала (SI). PAM4 кодирует два бита на символ с использованием четырёх уровней напряжения, что значительно снижает отношение сигнал/шум (SNR) и высоту «глаза» по сравнению с модуляцией Non-Return-to-Zero (NRZ), использовавшейся в предыдущих поколениях.
В условиях высоких частот и низкой маржи даже пикосекундное фазовое несовпадение между положительной (P) и отрицательной (N) трассами дифференциальной пары может привести к полному разрушению диаграммы «глаз» сигнала. Это фазовое несовпадение, обычно называемое скевом, приводит к преобразованию дифференциального сигнала в общий режим, усилению электромагнитных помех (EMI) и разрушительным резонансам вставных потерь. Чтобы гарантировать надежную настройку канала связи и низкую частоту битовых ошибок (BER), инженеры-разработчики печатных плат должны внедрять строгие стратегии компенсации скева, уделяя особое внимание смягчению эффекта «плетения волокон» (FWE) и выполнению строгих протоколов согласования длин.
Понимание асимметрии в высокоскоростных дифференциальных парах
Смещение в дифференциальных парах проявляется в двух основных формах: смещение внутри пары и смещение между парами. Для последовательных каналов связи, таких как PCIe Gen 6, в которых восстановление тактовой частоты осуществляется непосредственно в потоке данных, смещение внутри пары является наиболее важным параметром, подлежащим контролю.
Смещение внутри пары (внутрипарное смещение)
Смещение внутри пары — это разница в задержке распространения между неинвертирующей и инвертирующей линиями одной дифференциальной пары. В идеале сигналы, запущенные одновременно, должны поступать на приемник точно в одно и то же время с разностью фаз 180 градусов. При возникновении смещения сигналы перестают полностью гаситься друг другом. Это несовпадение приводит к тому, что часть дифференциального сигнала преобразуется в сигнал синфазного режима. Сигналы синфазного режима крайне нежелательны, поскольку они не обладают помехоустойчивостью дифференциальной передачи, увеличивают излучение электромагнитных помех (EMI) и создают резонансные провалы в профиле дифференциальных вносимых потерь (SDD21). Для PCIe 6-го поколения общий допустимый запас по сдвигу в паре по всему каналу обычно составляет порядка нескольких пикосекунд.
Факторы, влияющие на асимметрию
На возникновение асимметрии в парах при трассировке печатных плат влияют несколько факторов:
– Асимметричная маршрутизация: Несоответствие длины трасс, вызванное некомпенсированными изгибами, переходными отверстиями или выводами компонентов.
– Варианты стеклянного плетения: Микроскопические несоответствия в материалах подложки печатной платы.
– Шероховатость поверхности меди: Различия в физических характеристиках медной дорожки, хотя, как правило, это является второстепенным фактором для фазы.
– Несоответствия в разъемах и корпусах: Геометрия распиновки, которая по своей сути приводит к различиям в длине.
Объяснение эффекта «Fiber Weave» (FWE)
При изготовлении высокоскоростных печатных плат диэлектрический материал, как правило, представляет собой матрицу из стекловолоконного армирования, пропитанную эпоксидной смолой (например, материалы FR4, Megtron или Rogers). Стекловолокно обеспечивает структурную жесткость, а смола выступает в качестве связующего вещества. Однако эти два материала обладают значительно разными диэлектрическими постоянными (Dk). Стекловолокно, как правило, имеет более высокое значение Dk (около 6,0) по сравнению с окружающей его смолой (около 3,0).
Микроскопический диэлектрический дисбаланс
При прокладке дифференциальных пар по этой гетерогенной подложке физическое расположение дорожек относительно стеклянного плетения становится критически важной переменной. Если положительная дорожка дифференциальной пары прокладывается непосредственно над плотным пучком стеклянных волокон, а отрицательная — над зазором с высоким содержанием смолы («окном»), эти два сигнала будут подвергаться воздействию разных эффективных диэлектрических постоянных.
Поскольку скорость распространения электромагнитного сигнала обратно пропорциональна квадратному корню из диэлектрической проницаемости, сигнал, проходящий по пучку стекла с более высоким значением Dk, будет распространяться медленнее, чем сигнал, проходящий по зазору из смолы с более низким значением Dk. Это различие в скоростях приводит к разнице в задержке распространения, что вызывает внутрипаровую асимметрию, полностью независимую от физической длины трассы. Это явление известно как «эффект переплетения волокон» (FWE).
При частоте Найквиста 32 ГГц для PCIe Gen 6 даже незначительное смещение, вызванное FWE, может полностью исчерпать бюджет ошибок. Стандартные стекловолоконные оплетки, такие как 106 или 1080, имеют заметные зазоры между пучками, что делает их крайне уязвимыми к FWE.
Стратегии смягчения последствий FWE
Для решения проблемы FWE в проектах с интерфейсом PCIe Gen 6 инженеры-разработчики печатных плат должны применять один из следующих методов или их комбинацию: Узнайте больше о Заливка под BGA: повышение надежности печатных плат при механических ударах и термических нагрузках.
- Стекло, нанесенное механическим способом: Использование современных ламинатов с механически расправленными или выровненными стеклянными нитями (например, переплетения 1078, 1086, 2116, 3313). Такие переплетения позволяют свести к минимуму «окна» смолы, обеспечивая более однородный профиль Dk для дорожек.
- Диагональная трассировка: Прокладка высокоскоростных дорожек под углом (обычно от 10 до 15 градусов) по отношению к основной оси X-Y структуры печатной платы. Это обеспечивает равномерное пересечение обеими дорожками чередующихся пучков стекловолокна и промежутков между слоями смолы, что позволяет усреднить колебания коэффициента диэлектрической проницаемости (Dk) по всей длине трассы.
- Зигзагообразная трассировка: Если диагональная трассировка невозможна из-за ограничений, связанных с формой платы или плотностью размещения, то трассировка по плавному зигзагообразному маршруту может обеспечить аналогичный эффект усреднения.
- Изображение с поворотом: В процессе производства производитель печатных плат может поворачивать весь макет панели на определенный угол относительно листа ламината, что позволяет эффективно имитировать диагональную прокладку ортогональных дорожек.
Точное согласование длин и фазовая компенсация
Несмотря на то что компенсация FWE стабилизирует скорость распространения сигнала, длины физических трасс по-прежнему необходимо тщательно согласовывать для устранения геометрического сдвига. Для PCIe Gen 6 простого согласования длин недостаточно; необходимо обеспечить истинную фазовую компенсацию.
Фазовая компенсация на источнике
Основное правило высокоскоростной трассировки заключается в том, что несоответствия по длине должны компенсироваться именно в том месте, где они возникают. Если несоответствие возникает на выводах BGA или на контакте разъема, компенсационный изгиб (или структура типа «тромбона» или «аккордеона») должен располагаться непосредственно рядом с этим разрывом.
Если несоответствие длин будет распространяться по каналу до его корректировки, преобразование дифференциального сигнала в сигнал общего режима уже произойдет. Сигнал общего режима будет распространяться со скоростью, несколько отличающейся от скорости дифференциального сигнала, вследствие характеристик модальной дисперсии микрополосковых и полосковых линий. Компенсация на дальнем конце может исправить длину постоянного тока, но не сможет выровнять фазу переменного тока во всём частотном диапазоне. Узнайте больше о Экстремальные термоциклы: испытания на надежность и выбор материалов для печатных плат в аэрокосмической отрасли.
Управление поворотами и изгибами
Когда дифференциальная пара проходит поворот, внешняя дорожка по своей сути преодолевает большее расстояние, чем внутренняя. В случае PCIe Gen 6 эти изгибы необходимо тщательно контролировать. Разработчики высокоскоростных схем обычно используют несопряжённые выступы или специальные геометрические формы для согласования фаз непосредственно после изгиба, чтобы выровнять электрическую длину. В качестве альтернативы использование плотного сопряжения и плавных дуг вместо острых углов 45 градусов позволяет минимизировать разрыв дифференциального импеданса и локальное возникновение сдвига фаз.
Как реализовать компенсацию сдвига для PCIe Gen 6 (пошаговое руководство)
Соблюдайте следующие технические правила.
- Выберите подходящий диэлектрический материал и тип стеклоткани
Для начала проконсультируйтесь с производителем печатных плат и поставщиком ламината. Укажите материалы со сверхнизкими потерями, имеющие плоскую или механически разровненную структуру стеклоткани (например, 2116 или 3313). Убедитесь, что характеристики Dk и Df материала остаются стабильными во всем частотном диапазоне, по крайней мере, до 40 ГГц.
- Определите стратегию маршрутизации для смягчения последствий FWE
Определите подход к решению проблемы FWE с учетом форм-фактора вашей платы и производственных ограничений. Если компоновка позволяет, установите общее правило проектирования, согласно которому все дифференциальные пары PCIe Gen 6 должны прокладываться под углом от 10 до 15 градусов относительно ортогональных осей. Если это невозможно, предпишите зигзагообразную прокладку или договоритесь с производителем о повороте панели.
- Установить строгие правила соответствия длины строк в паре
Настройте менеджер ограничений вашего EDA-инструмента таким образом, чтобы он обеспечивал строгое соблюдение правил согласования длины в паре. Для работы на частоте 64 ГТ/с допуск на динамическую фазу в паре должен быть ограничен значением менее 1 пикосекунды (что соответствует примерно 5–6 мил в зависимости от Dk). Настройте проверку динамической фазы вместо статической проверки длины, чтобы обеспечить постоянное совпадение.
- Выполнить локальную фазовую компенсацию
Тщательно прокладывайте дифференциальные пары, следя за тем, чтобы любое геометрическое несоответствие, вызванное контактными площадками компонентов, переходами через отверстия или изгибами, немедленно устранялось. Используйте плотные локальные изгибы. Избегайте больших, плавных компенсационных структур, которые могут вызвать нежелательную емкостную или индуктивную связь.
- Проверка с помощью 3D-электромагнитного моделирования
Перед окончательной доработкой макета выделите критически важные каналы PCIe Gen 6 с помощью 3D-решателя для расчета полноволновых электромагнитных (ЭМ) полей. Проанализируйте S-параметры смешанного режима, уделяя особое внимание дифференциальным вносимым потерям (SDD21) и коэффициенту преобразования дифференциального сигнала в общий режим (SCD21). Обратите внимание на резкие резонансные провалы в профиле SDD21, которые часто указывают на некомпенсированный фазовый сдвиг. Доработайте компоновку на основе результатов моделирования до тех пор, пока канал не будет соответствовать маске соответствия стандарту PCIe Gen 6.
Реализация надежной стратегии компенсации сдвига требует системного подхода на всех этапах — от создания схемы до физической компоновки и моделирования. Выполните следующие шаги, чтобы обеспечить соответствие спецификациям PCIe Gen 6.
Дополнительные соображения по каналам со скоростью 64 ГТ/с
По мере дальнейшего увеличения скоростей передачи данных определение «длины трассы» становится все более сложным. Инструменты проектирования печатных плат должны учитывать также переходы по оси Z. Длина переходных отверстий, особенно расстояние от верхнего слоя до внутренних сигнальных слоев, приводит к возникновению локальных задержек, которые необходимо симметрично компенсировать.
Через систему управления заглушками
В случае PCIe Gen 6 отводы переходных отверстий действуют как резонансные антенны, поэтому их параметры необходимо строго контролировать. Для устранения резонансных отводов, которые могут создавать глубокие нули в профиле вносимых потерь канала, обязательно необходимо выполнять обратное сверление (сверление с контролируемой глубиной) или использовать глухие/погруженные переходные отверстия. При компенсации скева вблизи переходных отверстий убедитесь, что в структуре компенсации учтена электрическая длина самого цилиндра переходного отверстия. Узнайте больше о Встроенные компоненты: миниатюризация устройств Интернета вещей с помощью встроенных компонентов печатных плат.
Влияние шероховатости поверхности
Хотя эффект FWE определяет фазовые колебания, шероховатость поверхности меди существенно влияет на вносимые потери при частотах Найквиста 32 ГГц. «Скин-эффект» заставляет высокочастотные токи распространяться вдоль внешней поверхности медной дорожки. Более грубая обработка меди (например, стандартная RTF) увеличивает эффективную длину тракта, вызывая чрезмерное затухание и фазовую дисперсию. Для сохранения целостности сигнала и минимизации непредсказуемых фазовых сдвигов, вызванных колебаниями шероховатости, следует использовать медные фольги с низким профилем (LP), очень низким профилем (VLP) или сверхнизким профилем (HVLP).
Iii. Выводы и рекомендации
Проектирование печатных плат для PCIe Gen 6 требует кардинального изменения подхода инженеров к обеспечению целостности сигнала. Сама по себе скорость передачи сигнала PAM4, равная 64 GT/с, резко снижает допустимые отклонения для любых несовершенств канала. Управление сдвигом в паре больше не сводится лишь к согласованию длин трасс на двумерной плоскости; оно требует комплексного подхода, учитывающего трехмерную геометрию межсоединений, микроскопическую структуру диэлектрических материалов и динамическое поведение электромагнитных волн. Благодаря тщательному контролю эффекта «плетения волокон», внедрению локальной фазовой компенсации и использованию передовых методов электромагнитного моделирования инженеры могут успешно разрабатывать устойчивые и надёжные архитектуры PCIe Gen 6. Узнайте больше о Оптимизация обратного канала: проектирование надёжных опорных плоскостей для обеспечения целостности высокочастотных сигналов.
Часто задаваемые вопросы (FAQ)
Хотя точный бюджет зависит от общего состава канала (кремниевые корпуса, разъемы, кабели), обычно для печатной платы в канале PCIe Gen 6 рекомендуется поддерживать сдвиг в паре на уровне не более 1–2 пикосекунд (примерно 5–10 мил длины трассы, в зависимости от материала). Даже такое небольшое отклонение может значительно ухудшить диаграмму «глаз» PAM4.
Если перекос возникает на раннем участке канала (например, на выводах корпуса передатчика), это приводит к появлению компоненты сигнала в общем режиме. Поскольку дифференциальные и общережимные сигналы распространяются со слегка разными скоростями в стандартных поперечных сечениях печатной платы, фазовые соотношения смещаются по мере прохождения сигнала. Компенсация на дальнем конце может обеспечить соответствие физической длине, но не позволит правильно выровнять дифференциальную фазу на всех частотах, что приведет к ухудшению качества сигнала.
Диагональная трассировка (внеосевая трассировка) обычно считается более эффективной и стабильной для снижения эффекта FWE. Зигзагообразная трассировка иногда может приводить к незначительным скачкам импеданса в точках изгиба, особенно если зигзагообразные отрезки короткие по сравнению с длиной волны сигнала. Однако если пространство на плате или её форма не позволяют использовать диагональную трассировку или поворот панели, зигзагообразная трассировка является приемлемой альтернативой при условии надлежащего моделирования.
Архитектура PCIe по своей сути обеспечивает управление смещением между парами (смещением между линиями) на уровне протокола и микросхемы с помощью процесса, называемого «устранением смещения между линиями» (lane deskewing), который осуществляется во время настройки канала связи. Поэтому разработчики печатных плат могут применять гораздо более свободные допуски на согласование длины пар (часто до нескольких дюймов) по сравнению с крайне жесткими ограничениями, требуемыми для устранения задержки внутри пары.
В технологии PAM4 используются четыре уровня напряжения для передачи двух битов на один символ, что приводит к уменьшению вертикальной высоты «глаза» (отношения сигнал/шум) примерно в три раза по сравнению с модуляцией NRZ, применяемой в PCIe Gen 5 и более ранних версиях. В условиях значительно меньшего запаса по шуму и джиттеру любые искажения, вызванные фазовым сдвигом, оказывают непропорционально сильное влияние на частоту битовых ошибок (BER) в системе PAM4.