İçindekiler
PCIe Gen 6 Sinyal Bütünlüğü Sorunlarına Giriş
Peripheral Component Interconnect Express (PCIe) 6. Nesil’e geçiş, yüksek hızlı baskılı devre kartı (PCB) tasarımında benzeri görülmemiş zorluklar ortaya çıkarmaktadır. Saniyede 64 GigaTransfer (GT/s) hızında çalışan ve 4 Seviyeli Darbe Genlik Modülasyonu (PAM4) sinyal iletimini kullanan PCIe 6. Nesil, sıkı bir sinyal bütünlüğü (SI) yönetimi gerektirir. PAM4, dört voltaj seviyesi kullanarak sembol başına iki bit kodlar; bu da önceki nesillerde kullanılan Sıfıra Dönüşsüz (NRZ) sinyalleşmeye kıyasla sinyal-gürültü oranını (SNR) ve göz yüksekliğini önemli ölçüde azaltır.
Bu yüksek frekanslı, düşük kâr marjlı ortamda, bir diferansiyel çiftin pozitif (P) ve negatif (N) izleri arasındaki pikosaniye düzeyindeki faz uyumsuzluğu bile sinyal göz diyagramını tamamen bozabilir. Genellikle "skew" olarak adlandırılan bu faz uyumsuzluğu, diferansiyel moddan ortak moda dönüşüme, artan elektromanyetik parazite (EMI) ve yıkıcı ekleme kaybı rezonanslarına yol açar. Sağlam bağlantı eğitimi ve düşük bit hata oranlarını (BER) garanti etmek için, PCB mühendisleri, özellikle Fiber Weave Etkisi'ni (FWE) azaltmaya ve titiz uzunluk eşleştirme protokollerini uygulamaya odaklanarak, sıkı eğrilik telafi stratejileri uygulamalıdır.
Yüksek Hızlı Diferansiyel Çiftlerde Eğrilik Kavramını Anlamak
Diferansiyel çiftlerdeki kayma, iki temel biçimde ortaya çıkar: çift içi kayma ve çiftler arası kayma. Veri akışının içine saat geri kazanımını entegre eden PCIe Gen 6 gibi seri bağlantılarda, kontrol edilmesi gereken en kritik parametre çift içi kaymadır.
Çift İçi Sapma (Çift İçinde Sapma)
Çift içi sapma, tek bir diferansiyel çiftin ters çevirmeyen ve ters çeviren izleri arasındaki yayılma gecikmesi farkıdır. İdeal olarak, aynı anda gönderilen sinyaller alıcıya tam olarak aynı anda ve 180 derece faz farkıyla ulaşmalıdır. Sapma meydana geldiğinde, sinyaller artık birbirlerini mükemmel şekilde ortadan kaldırmaz. Bu uyumsuzluk, diferansiyel sinyalin bir kısmının ortak mod sinyaline dönüştürülmesine neden olur. Ortak mod sinyalleri, diferansiyel sinyalleşmenin gürültü bağışıklığından yararlanmadıkları, EMI emisyonlarını artırdıkları ve diferansiyel ekleme kaybı (SDD21) profilinde rezonans düşüşleri oluşturdukları için son derece istenmeyen bir durumdur. PCIe Gen 6 için, kanalın tamamı boyunca izin verilen toplam çift içi sapma bütçesi genellikle birkaç pikosaniye mertebesindedir.
Çarpıklığa Neden Olan Faktörler
PCB rotasyonunda çift içi eğriliğe katkıda bulunan çeşitli faktörler vardır:
– Asimetrik Yönlendirme: Telafi edilmemiş kıvrımlar, geçiş delikleri veya bileşen çıkışları nedeniyle uyumsuz iz uzunlukları.
– Cam Örgü Çeşitleri: PCB alt tabaka malzemelerindeki mikroskobik tutarsızlıklar.
– Bakır Yüzey Pürüzlülüğü: Bakır izinin fiziksel profilindeki farklılıklar, her ne kadar faz açısından genellikle ikincil bir faktör olsa da.
– Konektör ve Paket Kesintileri: Doğası gereği uzunluk farklılıklarına yol açan pin yerleşim geometrileri.
Fiber Weave Etkisi (FWE) Nedir?
Yüksek hızlı PCB üretiminde, dielektrik malzeme genellikle epoksi reçine ile emprenye edilmiş bir cam elyaf takviye matrisinden oluşur (FR4, Megtron veya Rogers malzemeleri gibi). Cam elyafı yapısal sertlik sağlarken, reçine bağlayıcı görevi görür. Ancak, bu iki malzemenin dielektrik sabitleri (Dk) önemli ölçüde farklıdır. Cam elyaflarının Dk değeri (yaklaşık 6,0), çevreleyen reçinenin Dk değerine (yaklaşık 3,0) kıyasla genellikle daha yüksektir.
Mikroskobik Dielektrik Dengesizliği
Diferansiyel çiftleri bu heterojen alt tabaka üzerinde yönlendirirken, izlerin cam dokumaya göre fiziksel hizalanması kritik bir değişken haline gelir. Bir diferansiyel çiftin pozitif izi yoğun bir cam demetinin üzerinden doğrudan yönlendirilirken, negatif izi ise reçine bakımından zengin bir boşluktan (“pencere”) yönlendirilirse, iki sinyal farklı etkin dielektrik sabitlerine maruz kalır.
Elektromanyetik bir sinyalin yayılma hızı, dielektrik sabitinin kareköküyle ters orantılı olduğundan, Dk değeri daha yüksek olan cam demeti üzerinden ilerleyen sinyal, Dk değeri daha düşük olan reçine boşluğu üzerinden ilerleyen sinyalden daha yavaş yayılacaktır. Bu hız farkı, bir yayılma gecikmesi farkına yol açarak, fiziksel iz uzunluğundan tamamen bağımsız bir çift içi sapma oluşturur. Bu olaya Fiber Weave Etkisi (FWE) adı verilir.
PCIe Gen 6 için 32 GHz’lik Nyquist frekanslarında, FWE’nin neden olduğu en ufak bir sapma bile hata bütçesinin tamamını tüketebilir. 106 veya 1080 gibi standart cam örgülerde demetler arasında belirgin boşluklar bulunur; bu da onları FWE’ye karşı son derece duyarlı hale getirir.
FWE için Risk Azaltma Stratejileri
PCIe Gen 6 tasarımlarında FWE’yi yönetmek için PCB mühendisleri, aşağıdaki tekniklerden birini veya bir kombinasyonunu uygulamalıdır: Hakkında daha fazla bilgi edinin BGA Alt Dolgu: Mekanik Darbe ve Termal Gerilime Karşı PCBA Güvenilirliğinin Artırılması.
- Mekanik Olarak Yayılmış Cam: Mekanik olarak yayılmış veya düzleştirilmiş cam iplikler içeren gelişmiş laminatların kullanılması (örneğin, 1078, 1086, 2116, 3313 dokumaları). Bu dokumalar reçine boşluklarını en aza indirerek, izlere daha homojen bir Dk profili sunar.
- Çapraz Yönlendirme: Yüksek hızlı izlerin, PCB örgüsünün ana X-Y eksenine göre bir açı (genellikle 10 ila 15 derece) altında yönlendirilmesi. Bu, her iki izin de sırayla cam demetlerini ve reçine boşluklarını eşit şekilde geçmesini sağlayarak, iz uzunluğu boyunca Dk değişimlerini ortalamalar.
- Zikzak Yönlendirme: Kartın şekli veya yoğunluk kısıtlamaları nedeniyle çapraz yönlendirme mümkün değilse, hafif zikzak şeklinde bir yönlendirme de benzer bir ortalamalama etkisi sağlayabilir.
- Döndürülmüş Resim: PCB üreticisi, üretim sırasında panelin tüm tasarımını laminat tabakasına göre belirli bir açı kadar döndürebilir ve böylece ortogonal izler için diyagonal frezelemeyi etkili bir şekilde simüle edebilir.
Hassas Uzunluk Eşleştirme ve Faz Dengeleme
FWE’nin etkisinin azaltılması yayılma hızını sabitlese de, geometrik sapmayı ortadan kaldırmak için fiziksel iz uzunluklarının yine de titizlikle eşleştirilmesi gerekmektedir. PCIe Gen 6 için basit uzunluk eşleştirmesi yetersizdir; gerçek faz telafisi sağlanmalıdır.
Kaynakta Faz Dengeleme
Yüksek hızlı yönlendirmenin temel kurallarından biri, uzunluk uyumsuzluklarının tam olarak ortaya çıktıkları yerde telafi edilmesi gerektiğidir. Bir BGA çıkış noktasında veya konektör pinde bir uyumsuzluk oluşursa, telafi kıvrımı (ya da “trombon” veya “akordeon” yapısı) bu kesintinin hemen yanına yerleştirilmelidir.
Uzunluk uyuşmazlığının düzeltilmeden önce kanal boyunca yayılmasına izin verilirse, diferansiyel moddan ortak moda dönüşüm çoktan gerçekleşmiş olacaktır. Mikroşeritlerin ve şerit hatlarının modal dağılım özellikleri nedeniyle, ortak mod sinyali diferansiyel sinyalden biraz farklı bir hızda ilerleyecektir. Uzak uçta telafi yapılması DC uzunluğunu düzeltebilir, ancak tüm frekans bandı boyunca AC fazını yeniden hizalamayı başaramayacaktır. Hakkında daha fazla bilgi edinin Aşırı Termal Döngü: Havacılık ve Uzay Sektörüne Yönelik PCB’ler için Güvenilirlik Testleri ve Malzeme Seçimi.
Köşe ve Viraj Yönetimi
Bir diferansiyel çift bir virajdan geçerken, dış iz doğal olarak iç izden daha uzun bir mesafe kat eder. PCIe Gen 6 için bu kıvrımlar titizlikle yönetilmelidir. Yüksek hızlı tasarımcılar, elektriksel uzunluğu eşitlemek için genellikle bir kıvrımın hemen ardından kuplajsız çıkıntılar veya özel faz eşleştirme geometrileri kullanır. Alternatif olarak, keskin 45 derecelik açılar yerine sıkı kuplaj ve yumuşak yaylar kullanmak, diferansiyel empedans kesintisini ve yerel sapma oluşumunu en aza indirebilir.
PCIe Gen 6 için Eğrilik Düzeltmesinin Nasıl Uygulanacağı (Adım Adım Kılavuz)
Aşağıdaki mühendislik kurallarına uyun.
- Uygun Dielektrik Malzemeyi ve Cam Dokumayı Seçin
Öncelikle PCB üreticiniz ve laminat tedarikçinizle görüşün. Düz veya mekanik olarak yayılmış cam dokuma yapısına sahip ultra düşük kayıplı malzemeler (örneğin 2116 veya 3313) belirleyin. Malzemenin Dk ve Df özelliklerinin, en az 40 GHz’e kadar olan frekans spektrumu boyunca sabit olduğundan emin olun.
- FWE Azaltma için Yönlendirme Stratejisini Belirleyin
Kartınızın form faktörü ve üretim kısıtlamalarına göre FWE’nin nasıl ele alınacağını belirleyin. Yerleşim düzeni izin veriyorsa, tüm PCIe Gen 6 diferansiyel çiftlerini ortogonal eksenlere göre 10 ila 15 derecelik bir açıyla yönlendirmek üzere genel bir tasarım kuralı belirleyin. Aksi takdirde, zikzak yönlendirmeyi zorunlu kılın veya üreticiyle panel döndürme konusunda anlaşmaya varın.
- Çiftler Arası Uzunluk Eşleştirme Kuralları İçin Sıkı Kurallar Belirleyin
EDA aracınızın kısıtlama yöneticisini, çift içi uzunluk eşleştirme kurallarını sıkı bir şekilde uygulayacak şekilde yapılandırın. 64 GT/s çalışma hızında, çift içi dinamik faz toleransı 1 pikosaniyeden az olacak şekilde sınırlandırılmalıdır (bu, Dk değerine bağlı olarak yaklaşık 5-6 mil’e karşılık gelir). Sürekli hizalamayı sağlamak için statik uzunluk kontrolü yerine dinamik faz kontrolü ayarlayın.
- Yerelleştirilmiş Faz Dengeleme İşlemi Gerçekleştir
Diferansiyel çiftleri titizlikle yönlendirin ve bileşen pedleri, via geçişleri veya kıvrımlar nedeniyle ortaya çıkan her türlü geometrik uyumsuzluğun derhal düzeltildiğinden emin olun. Dar ve yerel kıvrımlar kullanın. İstenmeyen kapasitif veya endüktif kuplajlara yol açabilecek geniş, geniş çaplı telafi yapılarından kaçının.
- 3 Boyutlu Elektromanyetik Simülasyon Yoluyla Doğrulama
Düzeni kesinleştirmeden önce, 3B tam dalga elektromanyetik (EM) çözücü kullanarak kritik PCIe Gen 6 kanallarını ayırın. Karışık mod S-parametrelerini analiz edin; bu sırada özellikle diferansiyel ekleme kaybına (SDD21) ve diferansiyel-ortak mod dönüşümüne (SCD21) odaklanın. SDD21 profilinde keskin rezonans düşüşleri olup olmadığını kontrol edin; bu düşüşler genellikle telafi edilmemiş faz sapmasını gösterir. Kanal, PCIe Gen 6 uyumluluk maskesini karşılayana kadar simülasyon sonuçlarına göre düzeni yeniden oluşturun.
Güçlü bir eğrilik telafisi stratejisinin uygulanması, şematik taslaktan fiziksel yerleşim ve simülasyona kadar sistematik bir yaklaşım gerektirir. PCIe Gen 6 spesifikasyonlarına uygunluğu sağlamak için aşağıdaki adımları izleyin.
64 GT/s Kanallara İlişkin İleri Düzey Hususlar
Veri hızları artmaya devam ettikçe, “iz uzunluğu” kavramı da karmaşıklaşmaktadır. PCB tasarım araçları, Z ekseni geçişlerini de hesaba katmalıdır. Viyaların uzunluğu, özellikle de üst katmandan iç sinyal katmanlarına olan mesafe, simetrik olarak dengelenmesi gereken yerel gecikmelere yol açmaktadır.
Stub Yönetimi aracılığıyla
PCIe Gen 6 için, via dalları rezonans antenleri gibi işlev görür ve sıkı bir şekilde kontrol edilmelidir. Kanalın ekleme kaybı profilinde derin sıfır noktaları oluşturabilecek rezonanslı stub'ları ortadan kaldırmak için geri delme (kontrollü derinlikte delme) veya kör/gömülü via'ların kullanılması zorunludur. Via'ların yakınındaki sapmayı telafi ederken, telafi yapısının via gövdesinin kendisinin elektriksel uzunluğunu dikkate aldığından emin olun. Hakkında daha fazla bilgi edinin Gömülü Bileşenler: Gömülü PCB Bileşenleriyle IoT Cihazlarının Minyatürleştirilmesi.
Yüzey Pürüzlülüğünün Etkisi
FWE faz değişimini belirlerken, bakır yüzey pürüzlülüğü 32 GHz Nyquist frekanslarında ekleme kaybını önemli ölçüde etkiler. “Cilt etkisi”, yüksek frekanslı akımların bakır izinin dış yüzeyi boyunca ilerlemesine neden olur. Daha pürüzlü bakır işleme yöntemleri (standart RTF gibi), etkin yol uzunluğunu artırarak aşırı zayıflama ve faz dağılımına yol açar. Sinyal bütünlüğünü korumak ve pürüzlülük farklılıklarının neden olduğu öngörülemeyen faz kaymalarını en aza indirmek için düşük profilli (LP), çok düşük profilli (VLP) veya hiper-düşük profilli (HVLP) bakır folyoları belirtin.
Sonuç
PCIe Gen 6 için PCB tasarımı, mühendislerin sinyal bütünlüğüne yaklaşımlarında bir paradigma değişikliği gerektirir. 64 GT/s PAM4 sinyal iletiminin muazzam hızı, kanal kusurlarına karşı toleransı önemli ölçüde azaltır. Çift içi sapmayı yönetmek artık sadece 2B düzlemde iz uzunluklarını eşleştirmekle sınırlı değildir; bu, bağlantıların 3B geometrisini, dielektrik malzemelerin mikroskobik yapısını ve elektromanyetik dalgaların dinamik davranışını kavrayan bütünsel bir yaklaşım gerektirir. Fiber Weave Etkisini titizlikle yöneterek, yerel faz telafisi uygulayarak ve gelişmiş EM simülasyonundan yararlanarak mühendisler, sağlam ve güvenilir PCIe Gen 6 mimarilerini başarıyla devreye alabilirler. Hakkında daha fazla bilgi edinin Geri Dönüş Yolu Optimizasyonu: Yüksek Frekanslı Sinyal Bütünlüğü için Sağlam Referans Düzlemlerinin Tasarımı.
Sıkça Sorulan Sorular (SSS)
Kesin bütçe, kanalın tamamının bileşimine (silikon paketler, konektörler, kablolar) bağlı olmakla birlikte, PCIe Gen 6 bağlantısının PCB kısmı için genel kural, çift içi sapmayı 1 ila 2 pikosaniyenin altında tutmaktır (malzemeye bağlı olarak yaklaşık 5 ila 10 mil iz uzunluğu). Bu kadar küçük bir sapma bile PAM4 göz diyagramını önemli ölçüde bozabilir.
Eğer kanalda erken bir aşamada (örneğin, verici paketinin çıkış noktasında) eğrilik oluşursa, bu durum bir ortak mod sinyal bileşeni yaratır. Diferansiyel ve ortak mod sinyalleri, standart PCB kesitlerinde birbirinden biraz farklı hızlarda yayıldığından, sinyal ilerledikçe faz ilişkisi kayar. Uzak uçta telafi yapılması fiziksel uzunluğu eşleştirebilir, ancak tüm frekanslar boyunca diferansiyel fazı doğru şekilde yeniden hizalayamaz ve bu da sinyal bozulmasına yol açar.
Çapraz yönlendirme (eksen dışı yönlendirme), FWE’yi azaltmak açısından genellikle daha üstün ve daha tutarlı bir yöntem olarak kabul edilir. Zikzak yönlendirme, özellikle zikzak segmentleri sinyal dalga boyuna göre kısa olduğunda, bazen bükülme noktalarında küçük empedans kesintilerine yol açabilir. Ancak, kart alanı veya şekli diyagonal yönlendirmeyi veya panel döndürmeyi engelliyorsa, uygun şekilde simüle edildiğinde zikzak yönlendirme geçerli bir alternatiftir.
PCIe mimarisi, bağlantı eğitimi sırasında “şerit düzeltme” olarak adlandırılan bir süreç aracılığıyla, protokol ve yonga düzeyinde çiftler arası sapmayı (şeritler arası sapma) doğal olarak yönetir. Bu nedenle, PCB tasarımcıları, çift içi sapma için gerekli olan son derece sıkı kısıtlamalara kıyasla, çiftler arası uzunluk eşleştirme konusunda çok daha esnek toleranslara (genellikle birkaç inç'e kadar) sahiptir.
PAM4, sembol başına iki bit iletmek için dört voltaj seviyesi kullanır; bu da, PCIe Gen 5 ve önceki sürümlerde kullanılan NRZ sinyalleşmesine kıyasla dikey göz yüksekliğini (Sinyal-Gürültü Oranı) yaklaşık üç kat azaltır. Gürültü ve jitter için marjın önemli ölçüde azalmasıyla birlikte, faz sapmasından kaynaklanan herhangi bir bozulma, bir PAM4 sistemindeki bit hata oranı (BER) üzerinde orantısız derecede ciddi bir etkiye sahiptir.