Indholdsfortegnelse
Introduktion til udfordringerne ved signalintegritet i PCIe Gen 6
Overgangen til Peripheral Component Interconnect Express (PCIe) generation 6 medfører hidtil usete udfordringer inden for design af højhastigheds-printkort (PCB). PCIe Gen 6, der kører med 64 GigaTransfers pr. sekund (GT/s) og anvender Pulse Amplitude Modulation 4-level (PAM4)-signalering, stiller strenge krav til styring af signalintegriteten (SI). PAM4 koder to bits pr. symbol ved hjælp af fire spændingsniveauer, hvilket reducerer signal-støj-forholdet (SNR) og øjehøjden betydeligt sammenlignet med Non-Return-to-Zero (NRZ)-signalering, der blev anvendt i tidligere generationer.
I dette miljø med høje frekvenser og små margener kan selv picosekunder af faseforskydning mellem de positive (P) og negative (N) spor i et differentielt par få signalets øjediagram til at bryde fuldstændigt sammen. Denne faseforskydning, der ofte kaldes skew, medfører konvertering fra differentiel til fællesmodus, øget elektromagnetisk interferens (EMI) og ødelæggende resonanser i indsætningstabet. For at sikre robust linktræning og lave bitfejlfrekvenser (BER) skal PCB-ingeniører implementere strenge strategier til kompensation af skew med særligt fokus på at afbøde Fiber Weave-effekten (FWE) og udføre nøjagtige protokoller for længdetilpasning.
Forståelse af skævhed i højhastighedsdifferentialpar
Skew i differentielle par forekommer i to primære former: skew inden for samme par og skew mellem par. For serielle forbindelser som PCIe Gen 6, hvor klokgenopretning er integreret i datastrømmen, er skew inden for samme par den mest kritiske parameter, der skal kontrolleres.

Skævhed inden for parret (Intra-Pair Skew)
Skævhed i et par er forskellen i udbredelsesforsinkelse mellem den ikke-inverterende og den inverterende ledning i et enkelt differentielt par. Ideelt set bør signaler, der sendes ud samtidigt, ankomme til modtageren præcis på samme tid og med en faseforskel på 180 grader. Når der opstår skævhed, udligner signalerne ikke længere hinanden perfekt. Denne fejljustering medfører, at en del af det differentielle signal omdannes til et common-mode-signal. Common-mode-signaler er yderst uønskede, da de ikke drager fordel af støjimmuniteten ved differentiel signalering, øger EMI-emissionerne og skaber resonansdyk i profilen for differentielt indsætningstab (SDD21). For PCIe Gen 6 ligger det samlede tilladte skævhedsbudget pr. par på tværs af hele kanalen typisk i størrelsesordenen nogle få pikosekunder.
Faktorer, der bidrager til skævhed
Flere faktorer bidrager til skævhed mellem par ved PCB-routing:
– Asymmetrisk routing: Uens sporlængder som følge af ukompenserede bøjninger, gennemføringer eller komponentudgange.
– Variationer i glasvævning: De mikroskopiske uregelmæssigheder i PCB-substratmaterialerne.
– Kobberoverfladens ruhed: Variationer i kobbersporets fysiske profil, selvom dette typisk er en sekundær faktor for fasen.
– Afvigelser i stik og kabinetter: Pinout-geometrier, der i sagens natur medfører længdeforskelle.
Fiber Weave-effekten (FWE) forklaret
Ved fremstilling af højhastigheds-printkort består det dielektriske materiale typisk af en forstærkningsmatrix af glasfiber, der er imprægneret med en epoxyharpiks (f.eks. FR4-, Megtron- eller Rogers-materialer). Glasfibrene giver strukturel stivhed, mens harpiksen fungerer som bindemiddel. Disse to materialer har imidlertid væsentligt forskellige dielektriske konstanter (Dk). Glasfibrene har generelt en højere Dk (omkring 6,0) sammenlignet med den omgivende harpiks (omkring 3,0).
Den mikroskopiske dielektriske ubalance
Når differentielle par føres over dette heterogene substrat, bliver den fysiske placering af sporene i forhold til glasvævet en afgørende faktor. Hvis den positive ledning i et differentielt par føres direkte over et tæt glasbundt, mens den negative ledning føres over et harpiksrigt mellemrum (»vinduet«), vil de to signaler blive udsat for forskellige effektive dielektriske konstanter.

Da udbredelseshastigheden for et elektromagnetisk signal er omvendt proportional med kvadratroden af den dielektriske konstant, vil signalet, der bevæger sig gennem glasbundtet med den højere Dk-værdi, udbrede sig langsommere end signalet, der bevæger sig gennem harpiksspalten med den lavere Dk-værdi. Denne forskel i hastighed medfører en forskel i udbredelsesforsinkelsen, hvilket skaber en skævhed inden for parret, der er fuldstændig uafhængig af den fysiske sporlængde. Dette fænomen kaldes Fiber Weave-effekten (FWE).
Ved Nyquist-frekvenser på 32 GHz for PCIe Gen 6 kan selv en minimal FWE-forårsaget skævhed opbruge hele fejlbudgettet. Standardglasvævninger som 106 eller 1080 har markante mellemrum mellem bundterne, hvilket gør dem meget følsomme over for FWE.
Strategier til afbødning af FWE
For at håndtere FWE i PCIe Gen 6-design skal PCB-ingeniører anvende en eller en kombination af følgende teknikker: Få mere at vide om BGA-underfill: Forbedring af PCBA-pålideligheden over for mekaniske stød og termisk belastning.
- Mekanisk spredt glas: Der anvendes avancerede laminater med mekanisk spredte eller udfladede glasfibre (f.eks. vævningstyperne 1078, 1086, 2116 og 3313). Disse vævningstyper minimerer harpiksområderne og giver dermed en mere homogen Dk-profil for ledningerne.
- Diagonal routing: Føring af højhastighedsspor i en vinkel (typisk 10 til 15 grader) i forhold til den primære X-Y-akse i printkortets vævning. Dette sikrer, at begge spor krydser skiftevis glasfiberbundter og harpiksmellemrum i lige stor grad, hvilket udjævner Dk-variationerne over sporets længde.
- Zig-zag-ruteføring: Hvis det ikke er muligt at føre ledningerne diagonalt på grund af begrænsninger i printkortets form eller tæthed, kan man opnå en tilsvarende udjævningseffekt ved at føre ledningerne i et diskret zigzagmønster.
- Roteret illustration: PCB-producenten kan under fremstillingen dreje hele panelets design en bestemt vinkel i forhold til laminatpladen, hvilket effektivt simulerer diagonal fræsning af vinkelrette spor.
Præcis længdetilpasning og fasekompensation
Selvom afbødning af FWE stabiliserer udbredelseshastigheden, skal de fysiske sporlængder stadig tilpasses omhyggeligt for at eliminere geometrisk skævhed. For PCIe Gen 6 er en simpel længdetilpasning ikke tilstrækkelig; der skal opnås en reel fasekompensation.
Fasekompensation ved kilden
En grundlæggende regel inden for højhastigheds-routing er, at længdeforskelle skal udlignes præcis dér, hvor de opstår. Hvis der opstår en længdeforskel ved en BGA-udgang eller en stikben, skal udligningsslinglen (eller »trombone«- eller »harmonika«-strukturen) placeres umiddelbart ved siden af denne uregelmæssighed.
Hvis en længdeforskel får lov til at brede sig ned ad kanalen, før den korrigeres, vil omdannelsen fra differentiel til fællesmodus allerede have fundet sted. Fællesmodussignalet vil bevæge sig med en lidt anden hastighed end det differentielle signal på grund af mikrostrips og striplines’ modaldispersionsegenskaber. Kompensering i den fjerne ende kan måske korrigere DC-længden, men det vil ikke være muligt at justere AC-fasen på tværs af hele frekvensbåndet. Få mere at vide om Ekstreme temperaturcykler: Pålidelighedstest og materialevalg til printkort til luftfartsindustrien.
Håndtering af sving og kurver
Når et differentiaalpar passerer et hjørne, tilbagelægger den ydre ledning naturligvis en længere strækning end den indre ledning. For PCIe Gen 6 skal disse bøjninger styres nøje. Designere af højhastighedskredsløb anvender typisk afkoblede bump eller specialiserede fasetilpassede geometrier umiddelbart efter et knæk for at udligne den elektriske længde. Alternativt kan man ved at anvende tæt kobling og bløde buer i stedet for skarpe 45-graders vinkler minimere diskontinuiteten i den differentielle impedans og dannelsen af lokal skævhed.
Sådan implementeres skew-kompensation for PCIe Gen 6 (trin-for-trin-vejledning)
Følg disse tekniske retningslinjer.
- Vælg det rette dielektriske materiale og glasvæv
Start med at rådføre dig med din PCB-producent og din leverandør af laminat. Specificer materialer med ultralavt tab, der har en flad eller mekanisk udbredt glasvævsarkitektur (f.eks. 2116 eller 3313). Sørg for, at materialets Dk- og Df-egenskaber er stabile på tværs af frekvensspektret op til mindst 40 GHz.
- Fastlæg ruteføringsstrategien for afbødning af FWE
Fastlæg, hvordan FWE skal håndteres, ud fra dit kortets formfaktor og produktionsmæssige begrænsninger. Hvis layoutet tillader det, skal du fastlægge en global designregel, der foreskrev, at alle PCIe Gen 6-differentialpar skal føres i en vinkel på 10 til 15 grader i forhold til de ortogonale akser. Hvis ikke, skal du kræve zigzag-føring eller forhandle om panelrotation med producenten.
- Indfør strenge regler for længdeoverensstemmelse inden for par
Konfigurer dit EDA-værktøjs begrænsningsmanager til at håndhæve strenge regler for længdeoverensstemmelse inden for par. Ved drift på 64 GT/s bør den dynamiske fasetolerance inden for par begrænses til under 1 pikosekund (hvilket svarer til ca. 5–6 mils afhængigt af Dk). Indstil dynamisk fasekontrol i stedet for statisk længdekontrol for at sikre kontinuerlig justering.
- Udfør lokaliseret fasekompensation
Før differentiaalparrene omhyggeligt, og sørg for, at eventuelle geometriske afvigelser forårsaget af komponentpads, via-overgange eller bøjninger straks korrigeres. Brug tætte, lokaliserede slingreforløb. Undgå store, svungne kompensationsstrukturer, der kan medføre uønsket kapacitiv eller induktiv kobling.
- Validering ved hjælp af 3D-elektromagnetisk simulering
Inden layoutet færdiggøres, skal de kritiske PCIe Gen 6-kanaler udskilles ved hjælp af en 3D-fuldbølge-EM-løser. Analyser S-parametrene i blandet tilstand, med særligt fokus på det differentielle indsætningstab (SDD21) og konverteringen fra differentiel til fælles tilstand (SCD21). Se efter markante resonansfald i SDD21-profilen, da disse ofte indikerer ukompenseret faseforskydning. Iterér layoutet på baggrund af feedback fra simuleringen, indtil kanalen opfylder PCIe Gen 6-overensstemmelsesmasken.
Implementering af en robust strategi til kompensation for skævhed kræver en systematisk tilgang, der strækker sig fra skematisk udformning til fysisk layout og simulering. Følg disse trin for at sikre overholdelse af PCIe Gen 6-specifikationerne.
Avancerede overvejelser vedrørende 64 GT/s-kanaler
I takt med at datahastighederne fortsætter med at stige, bliver definitionen af en »sporlængde« stadig mere kompleks. PCB-designværktøjer skal også tage højde for overgangene på Z-aksen. Længden af viaer, især afstanden fra det øverste lag til de indre signallag, medfører lokale forsinkelser, som skal udlignes symmetrisk.
Via Stub Management
I forbindelse med PCIe Gen 6 fungerer via-stubs som resonansantenner og skal kontrolleres nøje. Backdrilling (boring med kontrolleret dybde) eller anvendelse af blinde/nedgravede vias er obligatorisk for at eliminere resonansstubber, der kan skabe dybe nulpunkter i kanalens indsætningstabsprofil. Når der kompenseres for skævhed i nærheden af vias, skal man sikre, at kompensationsstrukturen tager højde for den elektriske længde af selve via-cylinderen. Få mere at vide om Indbyggede komponenter: Miniaturisering af IoT-enheder med indbyggede PCB-komponenter.
Indvirkning af overfladens ruhed
Mens FWE bestemmer fasevariationen, har kobberoverfladens ruhed en afgørende indflydelse på indsætningstabet ved Nyquist-frekvenser på 32 GHz. »Skin-effekten« tvinger højfrekvente strømme til at bevæge sig langs kobberbanens ydre overflade. Grovere kobberbehandlinger (som standard RTF) øger den effektive banelængde, hvilket medfører overdreven dæmpning og fasedispersion. Angiv kobberfolier med lav profil (LP), meget lav profil (VLP) eller hyperlav profil (HVLP) for at bevare signalintegriteten og minimere uforudsigelige faseforskydninger forårsaget af variationer i ruheden.
Konklusion
Design af printkort til PCIe Gen 6 kræver et paradigmeskifte i ingeniørernes tilgang til signalintegritet. Den enorme hastighed på 64 GT/s ved PAM4-signalering reducerer tolerancen over for eventuelle uregelmæssigheder i kanalerne drastisk. Håndtering af skævhed inden for et par handler ikke længere blot om at tilpasse sporlængder på et 2D-plan; det kræver en helhedsorienteret tilgang, der tager højde for interkonnektens 3D-geometri, de dielektriske materialers mikroskopiske struktur og de elektromagnetiske bølgers dynamiske adfærd. Ved nøje at styre Fiber Weave-effekten, implementere lokaliseret fasekompensation og benytte avanceret EM-simulering kan ingeniører med succes implementere robuste og pålidelige PCIe Gen 6-arkitekturer. Få mere at vide om Optimering af returvejen: Udformning af stabile referenceplaner til signalintegritet ved høje frekvenser.
Ofte stillede spørgsmål (FAQ)
Selvom det nøjagtige budget afhænger af hele kanalens sammensætning (siliciumpakker, stik, kabler), er den typiske tommelfingerregel for printkortdelen af en PCIe Gen 6-forbindelse at holde skævheden inden for et par under 1 til 2 pikosekunder (ca. 5 til 10 mil i sporlængde, afhængigt af materialet). Selv denne lille mængde kan forringe PAM4-øje-diagrammet betydeligt.
Hvis der opstår skævhed tidligt i kanalen (f.eks. ved udgangen fra senderenheden), skaber det en fællesmodussignalkomponent. Da differentielle og fællesmodussignaler udbreder sig med lidt forskellige hastigheder i standard-printkorttværsnit, ændrer faseforholdet sig, efterhånden som signalet bevæger sig. Kompensation i den fjerne ende kan måske matche den fysiske længde, men vil ikke kunne justere differentialfasen korrekt på tværs af alle frekvenser, hvilket fører til signalforringelse.
Diagonal ledningsføring (ledningsføring uden for aksen) anses generelt for at være bedre og mere ensartet til at mindske FWE. Zigzag-ledningsføring kan undertiden medføre mindre impedansafbrydelser ved vendepunkterne, især hvis zigzag-segmenterne er korte i forhold til signalets bølgelængde. Hvis pladsforholdene eller kretskortets form imidlertid forhindrer diagonal ledningsføring eller rotation af panelet, er zigzag-ledningsføring et brugbart alternativ, når den simuleres korrekt.
PCIe-arkitekturen håndterer i sagens natur par-til-par-skew (lane-til-lane-skew) på protokol- og chipniveau gennem en proces kaldet »lane deskewing« under link-træning. Derfor har PCB-designere meget løsere tolerancer for længdeafstemning mellem par (ofte op til flere inches) sammenlignet med de ekstremt stramme krav, der stilles til skævhed inden for et par.
PAM4 anvender fire spændingsniveauer til at overføre to bits pr. symbol, hvilket reducerer den vertikale øjehøjde (signal-støj-forholdet) med cirka en faktor tre sammenlignet med NRZ-signalering, som anvendes i PCIe Gen 5 og tidligere versioner. Med en betydeligt mindre margen for støj og jitter har enhver forvrængning forårsaget af faseforskydning en uforholdsmæssigt stor indvirkning på bitfejlraten (BER) i et PAM4-system.
