Índice
O desafio do encaminhamento multigigabit no hardware moderno
Entrámos oficialmente numa era em que o design digital é, por natureza, analógico. Com a adoção de interfaces multigigabit, como a PCIe 5.0 (32 GT/s) e a DDR5 (até 8400 MT/s), os sinais já não se comportam como simples estados binários. Em vez disso, propagam-se como ondas eletromagnéticas complexas, tornando-os extremamente sensíveis à geometria física da sua placa de circuito impresso.
A estas frequências extremas, cada via, cada curva numa pista e cada ligeira variação na espessura do dielétrico funciona como um ponto potencial de degradação do sinal. Nesta análise técnica aprofundada, iremos explorar o técnicas de fresagem de placas de circuito impresso de alta velocidade necessário para manter a integridade do sinal (SI), preservar um diagrama de olho aberto e garantir que os seus projetos de vanguarda funcionem na perfeição logo à primeira tentativa.
Os três pilares da integridade do sinal
Antes de traçar uma única linha, o encaminhamento de alta velocidade exige uma base impecável. A integridade do sinal a velocidades de vários gigabits assenta em três pilares principais: controlo da impedância, minimização das perdas e atenuação da diafonia.
Controlo rigoroso da impedância
No caso do PCIe 5.0, a impedância diferencial é normalmente fixada em 85 ohms (±10%), enquanto os sinais single-ended do DDR5 têm como meta 40-50 ohms, dependendo da norma JEDEC específica. A impedância é determinada pela largura das pistas, pelo espaçamento entre elas e pela distância em relação ao plano de referência. Mesmo pequenos desvios de fabrico — como a gravação excessiva do cobre — podem causar desajustes de impedância, levando a reflexões de sinal (perda de retorno).
Perdas dielétricas e por cobre
A 16 GHz (a frequência de Nyquist do PCIe 5.0), a tangente de perda (Df) do material da sua placa de circuito impresso absorve uma quantidade significativa da energia do sinal, transformando-a em calor. Além disso, o «efeito de pele» obriga as correntes de alta frequência a circular apenas nos mícrons mais externos da pista de cobre. As superfícies rugosas do cobre aumentam drasticamente esta resistência, atenuando severamente o sinal à medida que a distância aumenta.
Interferência cruzada e vias de retorno
Quando as pistas de alta velocidade decorrem em paralelo durante um período demasiado longo, o acoplamento eletromagnético induz ruído (crosstalk) nas linhas adjacentes. Igualmente importante é o caminho de retorno: os sinais de alta frequência seguirão sempre o caminho de menor indutância, que se encontra diretamente por baixo da pista, no plano de referência mais próximo. Se esse plano for interrompido por uma divisão ou um vazio, o sinal irá irradiar interferência eletromagnética (EMI) e sofrerá uma degradação significativa.
Como encaminhar sinais de alta velocidade (orientações passo a passo)
Siga estas regras de engenharia.
- Garantir um plano de referência ininterrupto
Nunca encaminhe um sinal de alta velocidade através de uma divisão no plano de terra ou no plano de alimentação. A pista deve ter um plano de referência contínuo e ininterrupto diretamente por baixo dela ao longo de todo o seu comprimento, para manter um circuito de retorno de corrente fechado. Se for necessário que um sinal mude de camada, certifique-se de que um via de transferência de terra (via de ligação) é colocado imediatamente ao lado do via do sinal, de modo a proporcionar um caminho de retorno contínuo.
- Otimizar pares diferenciais
Trace os pares diferenciais de forma bem acoplada e perfeitamente simétrica. Se um obstáculo (como uma via ou um componente) obrigar o par a separar-se, volte a uni-los o mais rapidamente possível. Mantenha a correspondência de fase (correspondência de comprimento dentro do par) com uma tolerância inferior a 5 mils. Qualquer discrepância de comprimento traduz-se em desvio de temporização, o que converte os sinais diferenciais em ruído de modo comum.
- Escolha entre microfita e fita de linha
Microfita (camadas superficiais): Velocidade de propagação mais elevada, mas maior suscetibilidade à radiação e à diafonia. Adequada para percursos mais curtos.
Stripline (camadas internas): O traço fica inserido entre dois planos de terra/alimentação. Oferece uma excelente blindagem contra interferências eletromagnéticas (EMI) e menor diafonia. Para sinais multigigabit, como o PCIe 5.0, o encaminhamento por stripline interna é altamente recomendado. - Aplicar a regra das 3W/5W
Para mitigar a diafonia, mantenha uma distância de, pelo menos, 3 vezes a largura do traço (3W) entre traços adjacentes de alta velocidade de extremidade única. Para pares diferenciais críticos, como o PCIe 5.0, procure manter um espaçamento de 5W em relação aos sinais vizinhos, a fim de evitar a diafonia de extremidade próxima e de extremidade distante (NEXT e FEXT).
- Evite curvas de 90 graus
Os ângulos agudos provocam uma variação brusca na capacitância das pistas, causando descontinuidades na impedância. Utilize arcos suaves ou curvas chanfradas a 45 graus em todo o traçado de alta velocidade.
- Gerir os stubs através da perfuração retroativa
Quando um sinal passa da camada 1 para a camada 3 numa placa de 10 camadas, o canal de cobre remanescente entre a camada 3 e a camada 10 funciona como uma antena. Isto cria um ramal ressonante que destrói completamente os sinais multigigabit, provocando quedas acentuadas na resposta de frequência. É necessário especificar perfuração de retrocesso (perfuração com profundidade controlada) para remover fisicamente esses stubs de via não utilizados. Em alternativa, recorra à [Fabrico de PCB HDI em Qualquer Camada](/mastering-any-layer-hdi-pcb-manufacturing) para utilizar microvias cegas e evitar completamente os stubs.
Implementação de técnicas avançadas técnicas de fresagem de placas de circuito impresso de alta velocidade exige o cumprimento rigoroso das regras de conceção física. Siga os passos seguintes ao traçar o percurso da memória ou das interfaces seriais de alta velocidade.
Seleção de materiais para PCIe 5.0 e DDR5
O FR4 padrão atinge o seu limite a 32 GT/s. Não é possível resolver através do traçado o que a física não permite. Para o PCIe 5.0 e o DDR5, é necessário atualizar o substrato da placa de circuito impresso.
- Laminados de perda ultrabaixa: Especifique materiais como o Panasonic Megtron 6, o Megtron 7 ou os laminados de alta frequência da Rogers. Estes materiais oferecem uma tangente de perda ultrabaixa (Df < 0,004) e uma constante dielétrica altamente estável em amplas bandas de frequência.
- Cobre de perfil ultrabaixo (ULP): Para combater o efeito de pele, utilize folhas de cobre perfeitamente lisas (frequentemente designadas por HVLP – Hyper Very Low Profile). O cobre rugoso funciona como lombas microscópicas para os sinais de alta frequência.
Se o seu projeto também exigir flexibilidade mecânica dinâmica, garantir a integridade do sinal torna-se ainda mais complexo. Consulte as nossas análises sobre Como lidar com as regras de conceção de placas de circuito impresso rígido-flexíveis para compreender como a poliimida afeta a impedância.
Compreender o diagrama do olho
Ao avaliar a SI de alta velocidade, os engenheiros analisam o «diagrama de olho». Um «olho» aberto indica um sinal saudável, com uma diferenciação clara entre os 1 e os 0 e uma margem de temporização ampla. Um «olho fechado» significa que o jitter e a atenuação destruíram o sinal. A aplicação das técnicas acima referidas — nomeadamente a minimização das perdas e da diafonia — é a única forma de manter o «olho» aberto às velocidades do PCIe 5.0.
Perguntas frequentes (FAQ)
A DDR5 funciona a taxas de dados muito mais elevadas e utiliza uma arquitetura diferente, com dois canais independentes de 32 bits por DIMM. Exige uma correspondência de comprimento muito mais rigorosa, um controlo de impedância mais estrito e redes de fornecimento de energia (PDN) altamente otimizadas diretamente na placa-mãe para suportar o seu PMIC integrado no chip.
Sem um condicionamento ativo do sinal (como retimers ou redrivers), os sinais PCIe 5.0 são extremamente sensíveis às perdas. Dependendo do material da placa de circuito impresso, o comprimento máximo absoluto do traço antes de o sinal se degradar de forma irrecuperável situa-se normalmente entre 5 e 8 polegadas.
Sim. As «lágrimas» proporcionam uma transição suave do cobre da pista para a pastilha da via. Isto reduz o risco de ruptura da broca durante o fabrico e evita uma descontinuidade repentina da impedância na junção da via.
Conclusão
À medida que avançamos para o domínio do PCIe 5.0 e do DDR5, a margem de erro no projeto de placas de circuito impresso (PCB) desapareceu. Dominar técnicas de fresagem de placas de circuito impresso de alta velocidade já não é opcional — é um pré-requisito obrigatório para a eletrónica moderna. Ao aplicar um controlo rigoroso da impedância, utilizar materiais de perda ultrabaixa, eliminar ramificações de via e proteger de forma rigorosa os percursos de retorno, pode garantir que o seu hardware atinge a largura de banda máxima sem sofrer degradação do sinal.