Inhaltsübersicht
Die Herausforderung des Multi-Gigabit-Routings in moderner Hardware
Wir sind nun offiziell in eine Ära eingetreten, in der digitales Design von Natur aus analog ist. Mit der Einführung von Multi-Gigabit-Schnittstellen wie PCIe 5.0 (32 GT/s) und DDR5 (bis zu 8400 MT/s) verhalten sich Signale nicht mehr wie einfache binäre Zustände. Stattdessen breiten sie sich als komplexe elektromagnetische Wellen aus, wodurch sie äußerst empfindlich auf die physikalische Geometrie Ihrer Leiterplatte reagieren.
Bei diesen extremen Frequenzen wirkt jede Durchkontaktierung, jede Biegung einer Leiterbahn und jede noch so geringfügige Abweichung in der Dielektrikumsdicke als potenzielle Stelle, an der es zu einer Signalverschlechterung kommen kann. In dieser technischen Vertiefung werden wir die Techniken zum Fräsen von Hochgeschwindigkeits-Leiterplatten Dies ist erforderlich, um die Signalintegrität (SI) aufrechtzuerhalten, ein offenes Augendiagramm zu gewährleisten und sicherzustellen, dass Ihre hochmodernen Designs bereits beim ersten Durchlauf einwandfrei hochfahren.
Die drei Säulen der Signalintegrität
Bevor auch nur eine einzige Leiterbahn verlegt wird, erfordert das Hochgeschwindigkeits-Routing eine einwandfreie Grundlage. Die Signalintegrität bei Multi-Gigabit-Geschwindigkeiten stützt sich auf drei Hauptsäulen: Impedanzkontrolle, Verlustminimierung und Unterdrückung von Übersprechen.
Strenge Impedanzkontrolle
Bei PCIe 5.0 wird die differentielle Impedanz typischerweise auf 85 Ohm (±10%) ausgelegt, während bei DDR5-Single-Ended-Signalen je nach dem jeweiligen JEDEC-Standard 40 bis 50 Ohm angestrebt werden. Die Impedanz wird durch die Leiterbahnbreite, den Leiterbahnabstand und den Abstand zur Referenzebene bestimmt. Selbst geringfügige Fertigungstoleranzen – wie beispielsweise ein zu starkes Ätzen des Kupfers – können zu Impedanzfehlanpassungen führen, was Signalreflexionen (Rückflussdämpfung) zur Folge hat.
Dielektrische Verluste und Kupferverluste
Bei 16 GHz (der Nyquist-Frequenz von PCIe 5.0) absorbiert der Verlustfaktor (Df) Ihres Leiterplattenmaterials einen erheblichen Teil der Signalenergie und wandelt diese in Wärme um. Zudem bewirkt der „Skin-Effekt“, dass hochfrequente Ströme sich ausschließlich in den äußersten Mikrometern der Kupferbahn ausbreiten. Raue Kupferoberflächen erhöhen diesen Widerstand drastisch, wodurch das Signal über die Entfernung hinweg stark gedämpft wird.
Übersprechen und Rückkanäle
Wenn Hochgeschwindigkeits-Leiterbahnen zu lange parallel verlaufen, führt elektromagnetische Kopplung zu Störsignalen (Übersprechen) in benachbarte Leiterbahnen. Ebenso wichtig ist der Rückweg: Hochfrequenzsignale wählen stets den Weg mit der geringsten Induktivität, der sich direkt unterhalb der Leiterbahn auf der nächstgelegenen Referenzebene befindet. Wird diese Ebene durch eine Unterbrechung oder einen Hohlraum unterbrochen, strahlt das Signal elektromagnetische Störungen (EMI) ab und verliert erheblich an Qualität.
So verlegen Sie Hochgeschwindigkeitssignale (Schritt-für-Schritt-Anleitung)
Beachten Sie diese technischen Vorschriften.
- Eine durchgehende Bezugsebene sicherstellen
Leiten Sie ein Hochgeschwindigkeitssignal niemals über eine Unterbrechung in der Masse- oder Stromversorgungsebene. Die Leiterbahn muss über ihre gesamte Länge eine durchgehende, ununterbrochene Referenzebene direkt unter sich aufweisen, um eine geschlossene Rückstromschleife zu gewährleisten. Wenn ein Signal die Ebene wechseln muss, stellen Sie sicher, dass ein Erdungs-Via (Stitching-Via) direkt neben dem Signal-Via platziert wird, um einen durchgehenden Rückweg zu gewährleisten.
- Differentialpaare optimieren
Verlegen Sie Differentialpaare eng aneinander und vollkommen symmetrisch. Wenn ein Hindernis (wie eine Durchkontaktierung oder ein Bauteil) dazu führt, dass sich das Paar trennt, führen Sie die Leiterbahnen so schnell wie möglich wieder zusammen. Halten Sie die Phasenanpassung (Längenanpassung innerhalb des Paares) mit einer Toleranz von weniger als 5 mils ein. Jede Längenabweichung führt zu einem Timing-Skew, der Differenzsignale in Gleichtaktrauschen umwandelt.
- Wählen Sie zwischen Mikrostreifen und Streifenleitung
Mikrostreifenleitung (Oberflächenschichten): Höhere Ausbreitungsgeschwindigkeit, jedoch höhere Anfälligkeit für Abstrahlung und Übersprechen. Geeignet für kürzere Leitungsstrecken.
Streifenleitung (interne Schichten): Die Leiterbahn ist zwischen zwei Masse- bzw. Versorgungsflächen eingebettet. Bietet eine hervorragende EMI-Abschirmung und geringeres Übersprechen. Für Multi-Gigabit-Signale wie PCIe 5.0 wird eine interne Streifenleitungsführung dringend empfohlen. - Die 3W/5W-Regel anwenden
Um Übersprechen zu minimieren, sollte zwischen benachbarten Single-Ended-Hochgeschwindigkeits-Leiterbahnen ein Abstand von mindestens dem Dreifachen der Leiterbahnbreite (3W) eingehalten werden. Bei kritischen Differenzpaaren wie PCIe 5.0 sollten Sie einen Abstand von 5W zu benachbarten Signalen anstreben, um Nah- und Fernübersprechen (NEXT und FEXT) zu verhindern.
- Vermeiden Sie 90-Grad-Biegungen
Scharfe Ecken führen zu einer abrupten Änderung der Leiterbahnkapazität und verursachen dadurch Impedanzsprünge. Verwenden Sie bei allen Hochgeschwindigkeits-Leiterbahnführungen glatte Bögen oder um 45 Grad abgeschrägte Biegungen.
- Verwaltung von Stubs mittels Backdrilling
Wenn ein Signal auf einer 10-lagigen Leiterplatte von Lage 1 auf Lage 3 übergeht, wirkt der verbleibende Kupferstreifen von Lage 3 bis Lage 10 wie eine Antenne. Dadurch entsteht ein Resonanzstich, der Multi-Gigabit-Signale vollständig zerstört, indem er tiefe Einbrüche im Frequenzgang verursacht. Sie müssen Folgendes festlegen: Rückbohren (Tiefenbohren) zur physischen Entfernung dieser ungenutzten Via-Stubs. Alternativ können Sie die [HDI-Leiterplattenfertigung für beliebige Schichten](/mastering-any-layer-hdi-pcb-manufacturing) nutzen, um Blind-Mikrovias einzusetzen und Stubs gänzlich zu vermeiden.
Implementierung fortgeschrittener Techniken zum Fräsen von Hochgeschwindigkeits-Leiterplatten erfordert die strikte Einhaltung der Regeln für den physikalischen Entwurf. Befolgen Sie die folgenden Schritte beim Verlegen von Speicher- oder seriellen Hochgeschwindigkeitsschnittstellen.
Materialauswahl für PCIe 5.0 und DDR5
Standard-FR4 stößt bei 32 GT/s an seine Grenzen. Was die Physik nicht zulässt, lässt sich auch durch das Layout nicht beheben. Für PCIe 5.0 und DDR5 müssen Sie das Substrat Ihrer Leiterplatte aufrüsten.
- Laminate mit extrem geringen Verlusten: Geben Sie Materialien wie Panasonic Megtron 6, Megtron 7 oder Hochfrequenzlaminate von Rogers an. Diese Materialien zeichnen sich durch einen extrem niedrigen Verlustfaktor (Df < 0,004) und eine über weite Frequenzbänder hinweg sehr stabile Dielektrizitätskonstante aus.
- Kupfer mit extrem flachem Profil (ULP): Um den Skineffekt zu bekämpfen, sollten Sie vollkommen glatte Kupferfolien verwenden (oft als HVLP – Hyper Very Low Profile – bezeichnet). Unebenes Kupfer wirkt bei hochfrequenten Signalen wie mikroskopisch kleine Bremsschwellen.
Wenn Ihr Design zudem eine dynamische mechanische Flexibilität erfordert, wird die Gewährleistung der Signalintegrität noch komplexer. Lesen Sie unsere Erkenntnisse zu Einführung in die Designregeln für Rigid-Flex-Leiterplatten um zu verstehen, wie sich Polyimid auf die Impedanz auswirkt.
Das Augendiagramm verstehen
Bei der Bewertung von Hochgeschwindigkeits-Signalleitungen betrachten Ingenieure das „Augendiagramm“. Ein offenes Auge weist auf ein intaktes Signal hin, bei dem 1en und 0en klar voneinander unterschieden werden können und eine ausreichende Timing-Marge vorhanden ist. Ein „geschlossenes Auge“ bedeutet, dass Jitter und Dämpfung das Signal zerstört haben. Die Anwendung der oben genannten Techniken – insbesondere die Minimierung von Verlusten und Übersprechen – ist der einzige Weg, um das Auge bei PCIe-5.0-Geschwindigkeiten offen zu halten.
Häufig gestellte Fragen (FAQ)
DDR5 arbeitet mit deutlich höheren Datenraten und nutzt eine andere Architektur, die zwei unabhängige 32-Bit-Kanäle pro DIMM umfasst. Es erfordert eine wesentlich genauere Längenanpassung, eine strengere Impedanzkontrolle sowie hochoptimierte Stromversorgungsnetze (PDN) direkt auf der Hauptplatine, um den integrierten PMIC zu unterstützen.
Ohne aktive Signalaufbereitung (wie Retimer oder Redriver) sind PCIe-5.0-Signale extrem verlustbegrenzt. Je nach Leiterplattenmaterial liegt die absolute maximale Leiterbahnlänge, bei der das Signal noch nicht unwiederbringlich beeinträchtigt wird, in der Regel zwischen 5 und 8 Zoll.
Ja. „Teardrops“ sorgen für einen sanften Übergang des Kupfers von der Leiterbahn zum Durchkontaktierungsfeld. Dies verringert das Risiko eines Bohrbruchs während der Fertigung und verhindert eine plötzliche Impedanzdiskontinuität an der Durchkontaktierungsstelle.
Schlussfolgerung
Mit dem Einzug von PCIe 5.0 und DDR5 gibt es beim Leiterplatten-Design keinen Spielraum mehr für Fehler. Die Beherrschung Techniken zum Fräsen von Hochgeschwindigkeits-Leiterplatten ist nicht mehr nur optional – es ist eine unverzichtbare Voraussetzung für moderne Elektronik. Durch strenge Impedanzkontrolle, den Einsatz von Materialien mit extrem geringen Verlusten, die Vermeidung von Via-Stubs und den konsequenten Schutz der Rückleitungswege können Sie sicherstellen, dass Ihre Hardware die maximale Bandbreite erreicht, ohne dass es zu einer Signalverschlechterung kommt.