Der unaufhaltsame Trend zur Miniaturisierung in der Elektronikindustrie erfordert kontinuierliche Innovationen bei der Herstellung von Leiterplatten (PCB). Da Halbleiterknoten immer kleiner werden und die Gehäuseabmessungen immer kompakter werden, müssen das zugrunde liegende Substrat und die Leiterplatte damit Schritt halten. Hier kommt die M-SAP-Technologie ins Spiel – der modifizierte semi-additive Prozess. Diese fortschrittliche Fertigungstechnik hat sich als entscheidender Wegbereiter für HDI-Leiterplatten (High-Density Interconnect) etabliert, die Leiterbahn- und Abstandsgeometrien (L/S) unter 25 Mikrometer erfordern.
M-SAP schließt die Lücke zwischen herkömmlichen subtraktiven Ätzverfahren, die aufgrund trapezförmiger Leiterbahnprofile und Untergrabung bei Strukturen unter 40 Mikrometern an ihre Grenzen stoßen, und dem Advanced Semi-Additive Process (ASAP), der vor allem bei Substraten für die IC-Verpackung zum Einsatz kommt. Durch die Verwendung einer dünnen Kupfer-Keimschicht, gefolgt von additiver Galvanisierung und Flash-Ätzen, ermöglicht die M-SAP-Technologie PCB-Ingenieuren eine beispiellose Leiterbahndichte, überragende Signalintegrität und eine außergewöhnliche Impedanzkontrolle. Diese Technik bildet die physikalische Grundlage für die hohen Anforderungen von 5G-Infrastruktur, fortschrittlichen Fahrerassistenzsystemen (ADAS) und Hochleistungsrechneranwendungen (HPC).
Inhaltsübersicht
Das Streben nach einer Linien- und Zwischenraumgröße von unter 25 Mikrometern
Das Streben nach Leiterbahn- und Zwischenraumbreiten unter 25 Mikrometer ist kein Zufall, sondern eine direkte Folge der steigenden Pin-Anzahlen und sinkenden Rasterabstände bei modernen elektronischen Bauteilen. Ball Grid Arrays (BGAs) und Chip-Scale-Packages (CSPs) werden mittlerweile routinemäßig mit Rasterabständen von 0,3 mm oder weniger konstruiert. Die Weiterleitung von Signalen aus diesen dicht gepackten Arrays erfordert unglaublich feine Leiterbahnen und Mikrovias, die mit herkömmlichen subtraktiven Verfahren schlichtweg nicht hergestellt werden können. Erfahren Sie mehr über Via-in-Pad Plated Over (VIPPO): Entwurfsrichtlinien für BGA-Anschlüsse mit feinem Rasterabstand.
Darüber hinaus erfordert der Bedarf an höherer Bandbreite in der Telekommunikations- und Datenkommunikationsinfrastruktur eine strenge Kontrolle der Leiterbahngeometrie. Das herkömmliche subtraktive Ätzverfahren führt zu Leiterbahnen mit trapezförmigem Querschnitt. Bei höheren Frequenzen bewirkt der Skineffekt, dass der Strom hauptsächlich entlang des Umfangs der Leiterbahn fließt. Die unregelmäßigen Kanten und die variierenden Breiten von oben nach unten bei subtraktiv geätzten Leiterbahnen führen zu Impedanzdiskontinuitäten, Übersprechen und erheblichen Einfügungsverlusten. Das Erreichen eines L/S-Verhältnisses unter 25 Mikrometer bei einem präzise kontrollierten rechteckigen Querschnitt ist unerlässlich, um diese parasitären Effekte zu minimieren und eine einwandfreie Signalübertragung bei Frequenzen im Multi-Gigahertz-Bereich zu gewährleisten.
Traditionelle subtraktive Verfahren im Vergleich zu M-SAP-Verfahren
Um den durch die M-SAP-Technologie herbeigeführten Paradigmenwechsel voll und ganz zu würdigen, muss man sie mit dem herkömmlichen subtraktiven Fertigungsverfahren vergleichen. Erfahren Sie mehr über Optimierung des Rückpfads: Entwurf solider Referenzebenen für die Signalintegrität bei hohen Frequenzen.
Bei einem herkömmlichen subtraktiven Verfahren besteht eine Leiterplatte zunächst aus einer Laminatplatte, die vollständig mit einer relativ dicken Schicht aus Kupferfolie bedeckt ist (typischerweise 12 bis 35 Mikrometer, was einer Kupferdicke von einer halben bis zu einer Unze entspricht). Ein Fotolack wird aufgetragen, belichtet und entwickelt, um die gewünschten Leiterbahnmuster zu schützen. Das ungeschützte Kupfer wird anschließend chemisch weggeätzt. Die Hauptbeschränkung hierbei ist die isotrope Natur des Ätzprozesses. Das Ätzmittel entfernt Kupfer nicht nur vertikal, sondern auch seitlich und untergräbt dabei den Fotolack. Diese physikalische Einschränkung begrenzt die minimal erreichbare Leiterbahnbreite und den minimalen Abstand auf etwa 40 bis 50 Mikrometer. Jeder Versuch, diese Grenzen weiter zu verschieben, führt zu einer Beeinträchtigung der strukturellen Integrität der Leiterbahnen, zu ungleichmäßiger Impedanz oder zur vollständigen Ablösung der Leiterbahnen.
Im Gegensatz dazu beginnt das M-SAP-Verfahren mit einer sehr dünnen Kupferfolie (in der Regel 1,5 bis 3 Mikrometer) oder einer ultradünnen, chemisch aufgebrachten Kupfer-Keimschicht, die auf die dielektrische Basis laminiert wird. Der Fotolack wird aufgetragen und strukturiert, wodurch präzise definierte Rillen entstehen, in denen die Leiterbahnen gebildet werden. Anschließend wird Kupfer elektrolytisch aufgebracht nach oben innerhalb dieser Rillen. Sobald die Beschichtung die gewünschte Dicke erreicht hat, wird der Fotolack entfernt, sodass die robusten, beschichteten Leiterbahnen neben der freiliegenden dünnen Keimschicht zurückbleiben. Schließlich wird die dünne Keimschicht durch ein schnelles, hochpräzises „Flash-Ätzen“ vom Substrat entfernt. Da die Keimschicht extrem dünn ist, dauert das Flash-Ätzen nur wenige Sekunden, wodurch jeglicher seitliche Angriff auf die plattierten Leiterbahnen minimiert wird. Das Ergebnis sind gerade, senkrechte Seitenwände, rechteckige Querschnitte und zuverlässiges L/S-Routing unter 25 Mikrometer.
Die wichtigsten Vorteile des modifizierten semi-additiven Verfahrens
Der Einsatz der M-SAP-Technologie bietet überzeugende technische Vorteile, die weit über eine bloße Miniaturisierung hinausgehen und sich maßgeblich auf die elektrische Leistung und Zuverlässigkeit des Endprodukts auswirken.
An erster Stelle steht die Präzision der Leiterbahngeometrie. Das additive Beschichtungsverfahren, das streng auf die durch LDI definierten Fotolackgräben beschränkt ist, führt zu außergewöhnlich geraden Leiterbahnwänden. Dieses rechteckige Profil ist für Hochfrequenz- (HF) und digitale Hochgeschwindigkeits-Schaltungen von entscheidender Bedeutung. Es sorgt für hochgradig vorhersagbare und stabile Impedanzcharakteristiken und reduziert Signalreflexionen, Signaldämpfung und elektromagnetische Störungen (EMI) drastisch.
Zweitens erhöht M-SAP die Verdrahtungsdichte erheblich. Durch die Möglichkeit, Leiterbahn- und Zwischenraumbreiten unter 25 Mikrometer zu realisieren, können Entwickler mehr Signale innerhalb derselben Schicht verlegen. Diese entscheidende Eigenschaft ermöglicht es Ingenieuren, die Gesamtzahl der für einen bestimmten komplexen Schaltplan erforderlichen Schichten zu reduzieren. Diese Verringerung der Schichtenanzahl kann die höheren Fertigungskosten ausgleichen, die mit dem hochentwickelten M-SAP-Verfahren verbunden sind, was zu einem insgesamt dünneren Leiterplattenprofil, einem geringeren Gewicht und potenziell niedrigeren Gesamtmaterialkosten führt.
Schließlich verbessert M-SAP die strukturelle Zuverlässigkeit bei Anwendungen mit extrem feinem Pitch. Die Möglichkeit, dichte Strukturen zu plattieren, ohne dass die Gefahr eines Überätzens besteht, gewährleistet, dass feine Leiterbahnen ihre mechanische Integrität bei Temperaturwechselbeanspruchung und physikalischer Belastung beibehalten. Die starke Haftung des aufgebrachten Kupfers auf der ultradünnen Keimschicht sorgt für eine robuste Verbindungsstruktur, die unter anspruchsvollen Umgebungsbedingungen mikroriss- und ausfallsicher ist.
So implementieren Sie M-SAP für die Leiterplattenfertigung (Schritt-für-Schritt-Anleitung)
Beachten Sie diese technischen Vorschriften.
- Substratvorbereitung und Aufbringen der Saatschicht
Der Prozess beginnt mit einem speziellen dielektrischen Material, das hinsichtlich Hochfrequenzverhalten, niedrigem Verlustfaktor und minimaler Oberflächenrauheit optimiert ist. Auf diesem Dielektrikum wird eine sehr dünne Kupfer-Grundschicht aufgebracht. Dies kann entweder durch das Laminieren einer ultradünnen Kupferfolie (typischerweise 1,5 bis 3,0 μm) auf das Prepreg unter Verwendung einer Trägerfolie zur Stabilisierung erfolgen oder durch das Aufbringen einer dünnen Schicht aus chemisch abgeschmiertem und konditioniertem Dielektrikum direkt auf die Oberfläche. Die absolute Gleichmäßigkeit und die hohe Schälfestigkeit dieser Grundschicht sind entscheidende Voraussetzungen für die nachfolgenden Galvanisierungsschritte.
- Auftrag von Fotolack und Laser-Direktbelichtung (LDI)
Ein spezieller hochauflösender Trockenfilm-Fotolack wird auf die empfindliche Keimschicht aufgebracht. Zur Darstellung ultrafeiner Strukturen unter 25 Mikrometer ist die herkömmliche Fotolithografie mit physikalischen Glasmasken aufgrund von Beugungseffekten und Ausrichtungsabweichungen völlig unzureichend. Zur Belichtung des Fotolacks kommt ausschließlich das Laser-Direct-Imaging-Verfahren (LDI) zum Einsatz. Bei der LDI wird ein hochfokussierter Laserstrahl verwendet, um das Schaltungsmuster direkt aus CAD-Daten auf den Fotolack zu schreiben, wobei etwaige Maßabweichungen oder Verzerrungen der Substratplatte automatisch in Echtzeit kompensiert werden. Der unbelichtete Fotolack wird anschließend wegentwickelt, wodurch tiefe, perfekt senkrechte Gräben zurückbleiben, die die präzisen Leiterbahnen definieren.
- Elektrolytische Verkupferung
Die Leiterplatte wird in ein streng kontrolliertes elektrolytisches Beschichtungsbad getaucht. Die dünne Kupferkeimschicht fungiert als Kathode und leitet den elektrischen Strom über die gesamte Oberfläche der Leiterplatte. Kupferionen aus der Lösung lagern sich selektiv nur in den freiliegenden Rillen ab, aus denen der Fotolack entfernt wurde. Es kommen fortschrittliche Galvanikchemien mit sorgfältig abgestimmten organischen Additiven – insbesondere Nivelliermittel, Glanzmittel und Träger – zum Einsatz, um eine vollkommen gleichmäßige Kupferabscheidung in diesen Mikrorillen zu gewährleisten und so ein „Dog-Boning“ oder ungleichmäßige Leiterbahnhöhen bei unterschiedlichen Musterdichten zu verhindern.
- Entfernen des Fotolacks
Sobald durch die elektrolytische Beschichtung die robusten Kupferbahnen auf die gemäß den technischen Vorgaben gewünschte Dicke (z. B. 12 bis 20 μm) aufgebaut sind, muss der verbleibende Trockenfilm-Fotolack sauber entfernt werden. Es werden aggressive chemische Abbeizmittel aufgetragen, um den Fotolack aufzulösen und wegzuwaschen, wodurch die neu gebildeten rechteckigen Leiterbahnen und die dazwischen liegende ursprüngliche ultradünne Kupferkeimschicht freigelegt werden.
- Blitzätzung der Keimschicht
Der letzte und wohl heikelste Schritt ist das differentielle Flash-Ätzen. Dabei wird ein hochaggressives, aber sorgfältig kontrolliertes Ätzmittel verwendet, um die freiliegende dünne Keimschicht schnell aufzulösen und so die einzelnen Kupferbahnen elektrisch voneinander zu trennen. Da die Keimschicht nur wenige Mikrometer dick ist, dauert der Ätzvorgang nur äußerst kurz. Diese bewusst kurze Dauer minimiert das laterale Ätzen (Untergraben) der dickeren plattierten Leiterbahnen und bewahrt so deren rechteckiges Profil, ihre Impedanzeigenschaften und ihre strukturelle Integrität. Eine sorgfältige automatisierte Steuerung der Ätzchemie, der Temperatur und des Sprühdrucks ist unerlässlich, um die vollständige Entfernung der Keimschicht zu gewährleisten, ohne die kritischen Leiterbahnbreiten unter 25 Mikrometer zu beeinträchtigen.
Die Umstellung auf die M-SAP-Technologie erfordert spezielle Fertigungsanlagen, strenge Reinraumkontrollen sowie eine präzise Abfolge chemischer und mechanischer Arbeitsschritte.
Entwurfsüberlegungen für M-SAP
Die Entwicklung für die M-SAP-Technologie erfordert von Elektronik- und Layout-Ingenieuren eine umfassende Anpassung ihrer Entwurfsregeln, Simulationsmodelle und Kriterien für die Materialauswahl. Die unmittelbarste Auswirkung ist die Lockerung herkömmlicher Beschränkungen hinsichtlich Leiterbahnbreite und -abstand, doch die Arbeit im Maßstab unter 25 Mikrometer bringt erhebliche neue Herausforderungen mit sich.
Die Oberflächenrauheit des Dielektrikums und der Kupferfolie wird bei Frequenzen über 10 GHz zu einem entscheidenden Faktor für den Signalverlust. Entwickler müssen daher Kupferfolien mit extrem geringem Profil (ULP) oder extrem niedrigem Profil (HLP) sowie hochwertige, verlustarme Laminatmaterialien spezifizieren. Die Wechselwirkung zwischen dem aufgebrachten Kupfer und der jeweiligen Oberflächenbeschichtung (wie ENIG, ENEPIG oder Immersionssilber) muss zudem sorgfältig in 3D-Solvern für elektromagnetische Felder modelliert werden.
Bei der Verlegung von Hochgeschwindigkeits-Differenzpaaren mit Geometrien unter 25 Mikrometern ist die Kopplung zwischen den Leiterbahnen sehr stark. Die Einhaltung exakter Abstände über lange Strecken ist für die Steuerung der Differenzimpedanz von entscheidender Bedeutung. Der LDI-Prozess in M-SAP zeichnet sich hier besonders aus und sorgt für eine nahezu perfekte parallele Ausrichtung; allerdings muss das Design enge Fertigungstoleranzen berücksichtigen, um Phasenverschiebungen zu vermeiden.
Darüber hinaus wird das Wärmemanagement zu einem entscheidenden Faktor. Die Unterbringung dichter Logikschaltungen und feiner Leiterbahnen auf kleinerer Fläche erhöht die lokale Wärmeflussdichte erheblich. Ingenieure müssen fortschrittliche Strategien zur Wärmeableitung integrieren, wie beispielsweise dichte thermische Via-Arrays, eingebettete Kupfermünzen und dielektrische Materialien mit hoher Wärmeleitfähigkeit, um eine Überhitzung zu verhindern und die langfristige Zuverlässigkeit zu gewährleisten. Auch das Seitenverhältnis der Leiterbahnen (Höhe im Verhältnis zur Breite) muss berücksichtigt werden. Zwar ermöglicht M-SAP extrem schmale Leiterbahnen, doch können übermäßig hohe und schmale Leiterbahnen strukturell instabil sein und bei nachfolgenden Laminierungszyklen zum Ablösen neigen. Eine enge Zusammenarbeit mit dem Leiterplattenhersteller ist unerlässlich, um ein optimales Schichtaufbau- und Design-Rule-Check-Profil (DRC) zu definieren.
Anwendungen in der Elektronik der nächsten Generation
Die Fähigkeit, L/S mit einer Strukturbreite von unter 25 Mikrometern zuverlässig herzustellen, treibt Innovationen voran und ermöglicht neue Formfaktoren in zahlreichen Hightech-Branchen. Erfahren Sie mehr über Sequentielle Laminierung: Beherrschung des Fertigungsprozesses für HDI-Leiterplatten mit beliebiger Schichtanzahl.
Im Bereich der Mobil- und Unterhaltungselektronik sind Smartphones, Smartwatches und AR/VR-Headsets in hohem Maße auf die M-SAP-Technologie angewiesen. Sie ermöglicht es Herstellern, immer ausgefeiltere Funktionen – darunter mehrere hochauflösende Kameras, enorme KI-Rechenleistung im Gerät selbst und Multiband-5G-mmWave-Modems – in immer kleiner werdende, thermisch begrenzte Formfaktoren zu integrieren. Die HDI-Leiterplatten in diesen Geräten nutzen „Any-Layer“-Interstitial-Via-Hole-Strukturen (IVH), die eng mit ultrafeinem M-SAP-Routing verflochten sind.
In der Automobilindustrie erfordert die rasante Verbreitung des autonomen Fahrens und von ADAS-Systemen eine immense Datenverarbeitung aus Radar-, LiDAR- und Kamerasensoren. Die zentralen Verarbeitungsmodule für diese Systeme erfordern Verbindungen mit extrem hoher Dichte, die in rauen Umgebungen mit starken Vibrationen und hohen Temperaturen einwandfrei funktionieren. M-SAP bietet die erforderliche Verdrahtungsdichte und kompromisslose Signalintegrität für diese sicherheitskritischen Anwendungen.
Auch im Bereich High-Performance-Computing (HPC), bei KI-Beschleunigern und in der Rechenzentrumsinfrastruktur kommt M-SAP in großem Umfang zum Einsatz. Server, die komplexe KI-Workloads verarbeiten, erfordern eine immense Speicherbandbreite sowie eine schnelle Kommunikation mit geringer Latenz zwischen zahlreichen CPUs, parallelen GPUs und HBM-Modulen (High-Bandwidth Memory). Substratähnliche Leiterplatten (SLPs), die im M-SAP-Verfahren hergestellt werden, überbrücken effektiv die physikalische Lücke zwischen der herkömmlichen Leiterplattentechnologie und fortschrittlichen IC-Gehäusen und ermöglichen so diese kritischen Hochgeschwindigkeitsverbindungen.
Darüber hinaus profitiert die Medizintechnikbranche in hohem Maße von M-SAP. Hochentwickelte implantierbare Geräte, miniaturisierte Diagnosegeräte und hochauflösende medizinische Bildgebungssysteme erfordern ultrakompakte Elektronik, die absolute Zuverlässigkeit gewährleistet. M-SAP ermöglicht die Miniaturisierung komplexer Sensorarrays und Verarbeitungseinheiten und verbessert so den Patientenkomfort sowie die Diagnosemöglichkeiten. Erfahren Sie mehr über AOI und 3D-Röntgen: Fehlerfreie Leiterplattenbestückung.
Häufig gestellte Fragen (FAQ)
Obwohl es sich bei beiden um semi-additive Verfahren handelt, beginnt das „Advanced Semi-Additive Process“ (ASAP) in der Regel mit einem völlig blanken Dielektrikum und nutzt chemisches Kupfer oder Sputtern, um eine mikroskopisch kleine, ultradünne Keimschicht (oft weniger als 1 Mikrometer) zu erzeugen. Dies ermöglicht noch feinere Geometrien (L/S unter 10 Mikrometer), wird jedoch in erster Linie für IC-Substrate verwendet. M-SAP (Modified SAP) nutzt in der Regel eine ultradünne laminierte Kupferfolie (1,5 bis 3 Mikrometer) als Ausgangs-Keimschicht, wodurch es besser mit Standard-HDI-Leiterplatten-Fertigungsanlagen und -Plattengrößen kompatibel ist und dennoch erfolgreich L/S-Werte unter 25 Mikrometer erreicht.
Zunächst einmal ja. Die erforderlichen Fertigungsanlagen (wie spezielle LDI-Maschinen und streng kontrollierte Galvanisierungsanlagen), hochmoderne, dünnere Materialien und strengere Prozesskontrollen im Reinraum erhöhen die Rohfertigungskosten pro Quadratzoll. Da M-SAP jedoch eine drastische Steigerung der Leiterbahndichte ermöglicht, kann dadurch oft die Gesamtzahl der für ein komplexes Leiterplattenlayout erforderlichen Schichten reduziert werden. Bei vielen hochdichten Architekturen überwiegen die Kosteneinsparungen durch eine geringere Schichtenanzahl und eine kleinere Gesamtfläche der Leiterplatte die Mehrkosten des M-SAP-Fertigungsprozesses bei weitem.
M-SAP erfordert spezielle Laminate mit hoher Dimensionsstabilität, außergewöhnlich geringer Oberflächenrauheit und hervorragenden chemischen Haftungseigenschaften, um die ultradünne Keimschicht zu stützen. Zwar sind viele moderne FR4-Varianten mit hoher Glasübergangstemperatur (Tg) kompatibel, doch erfordern anspruchsvolle Hochfrequenz-Designs oft spezielle verlustarme Materialien (wie PTFE-Mischungen, Flüssigkristallpolymere (LCP) oder bestimmte fortschrittliche duroplastische Harze), die speziell auf den M-SAP-Prozess zugeschnitten sind, um Einfügungsverluste zu minimieren und die Signalintegrität zu maximieren.
M-SAP verbessert die Signalintegrität erheblich. Beim herkömmlichen subtraktiven Ätzverfahren entstehen Leiterbahnen mit einem trapezförmigen Profil, was zu Impedanzfehlanpassungen und höheren Signalverlusten führt – insbesondere bei hohen Frequenzen, da der Skineffekt den Strom in die rauen, geätzten Seitenwände drängt. Das additive Galvanisierungsverfahren von M-SAP erzeugt präzise definierte, rechteckige Leiterbahnen mit glatten, senkrechten Seitenwänden. Dies führt zu einer äußerst gleichmäßigen Impedanz, geringeren Einfügungsverlusten und deutlich besseren Eigenschaften bei der Hochgeschwindigkeits-Signalübertragung.
Die größte Herausforderung beim Flash-Ätzen besteht darin, einen gleichmäßigen Abtrag der dünnen Keimschicht über die gesamte große Produktionsplatte hinweg zu erreichen, ohne dabei die Seitenwände der frisch beschichteten Kupferleiterbahnen zu stark anzugreifen. Dies erfordert eine äußerst strenge Kontrolle der Chemie des Ätzbads, eine präzise Temperaturregelung sowie optimierte Sprühdüsenkonfigurationen. Jedes Überätzen führt zu einer Untergrabung der Leiterbahnen, wodurch deren rechteckiges Profil zerstört und die Toleranz für Leitungsbreiten unter 25 Mikrometer beeinträchtigt wird.