Tabla de contenidos
El reto del enrutamiento multigigabit en el hardware moderno
Hemos entrado oficialmente en una era en la que el diseño digital es, por naturaleza, analógico. Con la adopción de interfaces multigigabit como PCIe 5.0 (32 GT/s) y DDR5 (hasta 8400 MT/s), las señales ya no se comportan como simples estados binarios. En su lugar, se propagan como ondas electromagnéticas complejas, lo que las hace extremadamente sensibles a la geometría física de la placa de circuito impreso.
A estas frecuencias extremas, cada vía, cada curva en una pista y cada mínima variación en el espesor del dieléctrico actúan como un punto potencial de degradación de la señal. En este análisis técnico en profundidad, exploraremos el Técnicas de trazado de placas de circuito impreso de alta velocidad necesario para mantener la integridad de la señal (SI), conservar un diagrama de ojo abierto y garantizar que tus diseños de vanguardia funcionen a la perfección desde el primer momento.
Los tres pilares de la integridad de la señal
Antes de trazar una sola pista, el enrutamiento de alta velocidad exige una base impecable. La integridad de la señal a velocidades de varios gigabits se sustenta en tres pilares fundamentales: el control de la impedancia, la minimización de las pérdidas y la reducción de la diafonía.
Control estricto de la impedancia
En el caso de PCIe 5.0, la impedancia diferencial suele fijarse en 85 ohmios (±10%), mientras que las señales de un solo extremo de DDR5 se fijan entre 40 y 50 ohmios, dependiendo de la norma JEDEC específica. La impedancia viene determinada por el ancho de la pista, el espaciado entre pistas y la distancia al plano de referencia. Incluso pequeñas desviaciones en la fabricación —como un grabado excesivo del cobre— pueden provocar desajustes de impedancia, lo que da lugar a reflexiones de la señal (pérdida de retorno).
Pérdidas dieléctricas y por cobre
A 16 GHz (la frecuencia de Nyquist del PCIe 5.0), la tangente de pérdida (Df) del material de tu placa de circuito impreso absorbe una cantidad significativa de la energía de la señal, transformándola en calor. Además, el «efecto piel» obliga a las corrientes de alta frecuencia a circular únicamente por las micras más externas de la pista de cobre. Las superficies rugosas del cobre aumentan drásticamente esta resistencia, lo que atenúa gravemente la señal a medida que aumenta la distancia.
Interferencias cruzadas y vías de retorno
Cuando las pistas de alta velocidad discurren en paralelo durante un tramo demasiado largo, el acoplamiento electromagnético induce ruido (diafonía) en las líneas adyacentes. Igualmente importante es la ruta de retorno: las señales de alta frecuencia siempre seguirán la ruta de menor inductancia, que se encuentra directamente debajo de la pista, en el plano de referencia más cercano. Si ese plano se ve interrumpido por una división o un hueco, la señal emitirá interferencias electromagnéticas (EMI) y se degradará significativamente.
Cómo tender señales de alta velocidad (instrucciones paso a paso)
Sigue estas normas de ingeniería.
- Garantizar un plano de referencia ininterrumpido
Nunca traza una señal de alta velocidad a través de una división en el plano de tierra o de alimentación. La pista debe tener un plano de referencia continuo e ininterrumpido directamente debajo de ella a lo largo de toda su longitud para mantener un bucle de corriente de retorno cerrado. Si una señal debe cambiar de capa, asegúrate de que haya un via de transferencia a tierra (via de unión) situado justo al lado del via de la señal para proporcionar una ruta de retorno continua.
- Optimizar pares diferenciales
Trazar los pares diferenciales de forma que estén estrechamente acoplados y sean perfectamente simétricos. Si un obstáculo (como una vía o un componente) obliga a que el par se separe, volver a unirlos lo antes posible. Mantenga la coincidencia de fase (coincidencia de longitud dentro del par) con una tolerancia inferior a 5 milésimas de pulgada. Cualquier discrepancia en la longitud se traduce en un desfase de sincronización, lo que convierte las señales diferenciales en ruido en modo común.
- Elige entre microcinta y línea de banda
Microtira (capas superficiales): Mayor velocidad de propagación, pero mayor susceptibilidad a la radiación y a la diafonía. Adecuada para tramos más cortos.
Línea de banda (capas internas): La pista queda situada entre dos planos de tierra/alimentación. Ofrece un excelente apantallamiento contra las interferencias electromagnéticas (EMI) y una menor diafonía. Para señales multigigabit, como las de PCIe 5.0, se recomienda encarecidamente el trazado de líneas de banda internas. - Aplica la regla de las 3W/5W
Para mitigar la diafonía, mantenga una distancia de al menos tres veces el ancho de la pista (3W) entre pistas adyacentes de alta velocidad de un solo extremo. En el caso de pares diferenciales críticos, como los de PCIe 5.0, se recomienda mantener una separación de 5W con respecto a las señales vecinas para evitar la diafonía de extremo cercano y de extremo lejano (NEXT y FEXT).
- Evita los giros de 90 grados
Las esquinas pronunciadas provocan un cambio brusco en la capacitancia de la pista, lo que da lugar a discontinuidades en la impedancia. Utiliza arcos suaves o curvas biseladas a 45 grados en todo el trazado de alta velocidad.
- Gestión de los «stubs» mediante perforación inversa
Cuando una señal pasa de la capa 1 a la capa 3 en una placa de 10 capas, el conducto de cobre restante desde la capa 3 hasta la capa 10 actúa como una antena. Esto crea un ramal resonante que destruye por completo las señales de varios gigabits al generar profundas caídas en la respuesta de frecuencia. Debes especificar perforación de retroceso (perforación a profundidad controlada) para eliminar físicamente estos tramos de vía sin utilizar. Como alternativa, aprovecha la [fabricación de PCB HDI en cualquier capa](/mastering-any-layer-hdi-pcb-manufacturing) para utilizar microvías ciegas y evitar por completo los tramos de vía.
Implementación de técnicas avanzadas Técnicas de trazado de placas de circuito impreso de alta velocidad requiere un cumplimiento estricto de las normas de diseño físico. Sigue los siguientes pasos a la hora de trazar la memoria o las interfaces seriales de alta velocidad.
Selección de materiales para PCIe 5.0 y DDR5
El FR4 estándar deja de funcionar a 32 GT/s. No se puede solucionar mediante el trazado lo que la física impide. Para PCIe 5.0 y DDR5, es necesario actualizar el sustrato de la placa de circuito impreso.
- Laminados de pérdidas ultrabajas: Especifique materiales como Panasonic Megtron 6, Megtron 7 o los laminados de alta frecuencia de Rogers. Estos materiales ofrecen una tangente de pérdida ultrabaja (Df < 0,004) y una constante dieléctrica muy estable en amplias bandas de frecuencia.
- Cobre de perfil ultrabajo (ULP): Para contrarrestar el efecto piel, utiliza láminas de cobre perfectamente lisas (a menudo denominadas HVLP, por sus siglas en inglés: «Hyper Very Low Profile»). El cobre rugoso actúa como pequeños badenes microscópicos para las señales de alta frecuencia.
Si tu diseño también requiere flexibilidad mecánica dinámica, garantizar la integridad de la señal se vuelve aún más complejo. Consulta nuestras recomendaciones sobre Cómo abordar las normas de diseño de placas de circuito impreso rígido-flexibles para comprender cómo influye la poliimida en la impedancia.
Cómo interpretar el diagrama del ojo
A la hora de evaluar los circuitos de señal de alta velocidad, los ingenieros se fijan en el «diagrama de ojo». Un «ojo» abierto indica una señal en buen estado, con una clara diferenciación entre los 1 y los 0 y un amplio margen de sincronización. Un «ojo» cerrado significa que la fluctuación y la atenuación han deteriorado la señal. La aplicación de las técnicas mencionadas anteriormente —en concreto, minimizar las pérdidas y la diafonía— es la única forma de mantener el «ojo» abierto a velocidades de PCIe 5.0.
Preguntas Frecuentes (FAQ)
La DDR5 funciona a velocidades de datos mucho más altas y utiliza una arquitectura diferente, con dos canales independientes de 32 bits por módulo DIMM. Requiere una coincidencia de longitudes mucho más precisa, un control de impedancia más estricto y redes de suministro de energía (PDN) altamente optimizadas directamente en la placa base para dar soporte a su PMIC integrado en el chip.
Sin un acondicionamiento activo de la señal (como retimers o redrivers), las señales PCIe 5.0 están muy limitadas por las pérdidas. Dependiendo del material de la placa de circuito impreso, la longitud máxima absoluta de la pista antes de que la señal se degrade de forma irrecuperable suele oscilar entre 5 y 8 pulgadas.
Sí. Las «lágrimas» proporcionan una transición suave del cobre desde la pista hasta la almohadilla de la vía. Esto reduce el riesgo de rotura de la broca durante la fabricación y evita una discontinuidad repentina de la impedancia en la unión de la vía.
Conclusión
A medida que nos adentramos en el ámbito del PCIe 5.0 y la DDR5, el margen de error en el diseño de placas de circuito impreso ha desaparecido. Dominar Técnicas de trazado de placas de circuito impreso de alta velocidad Ya no es opcional: es un requisito previo imprescindible para la electrónica moderna. Mediante un control estricto de la impedancia, el uso de materiales de pérdida ultrabaja, la eliminación de ramales de vía y la protección rigurosa de las rutas de retorno, puedes garantizar que tu hardware alcance el máximo ancho de banda sin sufrir degradación de la señal.